JPH0322568A - 量子干渉トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 アハロノフ・ボーム効果（Ａｈａｒｏｎｏｖ　−　Ｂｏ
ｈｍ効果）を利用した量子干渉トランジスタに関し、電
子が非弾性散乱を受けることなく、十分な干渉効果が得
られる量子干渉トランジスタとその製造方法とを提供す
ることを目的とし、 一導電型の第１の化合物半導体よりなり（１００）面か
ら極めて僅かの角度ずれた面を表面とするオフ基板上に
、前記の第１の半導体と同一の化合物半導体よりなり一
導電型の第１の化合物半導体の層の下半部が形成され、
この第１の化合物半導体の層の下半部上に、前記のオフ
基板の面と平行に、かつ、相互に平行に、一定の間隔を
隔てつ一、前記の第１の化合物半導体の禁制帯幅より大
きな禁制帯幅を有する第２の半導体よりなるストライプ
の複数が形成され、この複数のストライブ上とこの複数
のストライプ相互間とを含めて、前記の第１の化合物半
導体の層の下半部の上に、前記の第１の化合物半導体の
層の上半部が形成され、前記のオフ基板には一方の電流
端子が形成され、前記の第１の化合物半導体の層の上半
部には他方の電流端子が形成され、前記の第１の化合物
半導体の層の側面の前記の複数のストライプに対接する
領域には、この複数のストライプに平行に制御電極が形
成されるように構威される。

〔産業上の利用分野〕

本発明は、アハロノフ・ボーム効果（Ａｈａｒｏｎｏν
−　Ｂｏｈｍ効果）を利用した量子干渉トランジスタに
関する。

〔従来の技術〕

近年、電子計算機等の電子機器の高度化にともない、高
速半導体デバイスの出現が強く望まれている。最近、ｎ
−ＧａＡｓまたはＧａＡｓとｎＡＩＧａＡｓとのへテロ
構造を使用して電子波の量子力学的な干渉効果を利用し
た非常に高速かつ低消費電力の量子干渉トランジスタが
提案されている。その一例の斜視図を第１１図に示す。

第１１図参照 第１１図において、１はＣｒａＡｓチャンネル層であっ
て中央部はリング状に形成されている。なお、実際のチ
ャンネルはこの層内に形成された二次元電子ガスによっ
て構威される。９はｎ−Ａｊ２ＧａＡｓ電子供給層であ
り、１０はＧａＡｓ基板であり、３はソース電極であり
、４はドレイン電極であり、５はゲート電極である。

ソース３を接地し、ドレイン４に正の電圧を印加すると
、電子はソース３を出てＧａＡｓチャンネル層１を通っ
てドレイン４に達するが、途中リングの入口において２
経路に分岐し、リング出口において再び合流する。素子
に磁場を印加するか、または、図に示すように、リング
状部の一方の経路上に設けられたゲート電極５に電圧を
印加すると、二つの経路に流れる電子波間に位相差が発
生し、両者の干渉によってドレイン４に流れる電流は変
化する。

第１２図参照 ゲート電圧を変化させた時のドレイン電流の変化を第１
２図に示す。干渉効果が不十分であるため、ドレイン電
流の変化は少ない。電場を加えた時に、つの経路に流れ
る電子波間に位相差が発生する理由について以下に説明
する。

第１３図、第１４図参照 第１３図、第１４図はＧａＡｓチャンネル層におけるエ
ネルギハンド図を示し、ＥＦはフエルミレヘルであり、
Ｅｏは基底レヘルである。ゲート電圧が印加されていな
い時には、ゲー１・下部のチャネル層中での基底レヘル
Ｅ。は第１３図に示すようにフラットになっており、こ
覧を流れる電子波の波形は同図に示すように一定である
。負のゲート電圧によりＧａＡｓチャンネル層に電場が
印加されると基底レベルＥ。は第１４図に示すように上
昇し、ＧａＡｓチャンネル層に流れる電子波の波形は同
図に示すように変調する。したがって、第１１図に示す
量子干渉トランジスタにおいて、ＧａＡｓチャンネル層
１の中央部のリングの一方の経路にゲート電圧を印加し
、他方の経路には印加しないと、上記の作用によって二
つの経路に流れる電子波の間に位相差が発生することに
なる。

〔発明が解決しようとする課題〕

ところで、上記の干渉効果を十分高めるためには、電子
が非弾性散乱を受けないようにすることが必要である。

何故ならば、非弾性散乱を受けると、磁場、電場が印加
されなくても電子波の波長が変化してしまい、期待する
干渉効果が得られなくなるからである。非弾性散乱を受
けないようにするには、素子の寸法を、電子が非弾性散
乱を受けるまでの距ｔｉｌｔ（非弾性散乱長）より十分
小さくする必要がある。すなわち、少なくとも、ｌ　ｐ
ｍ以下程度の大きさにする必要があり、出来うれば、さ
らに一桁程度小さい素子寸法にすることが望ましい。

二つの経路を流れる電子波の位相のずれθは、磁場を印
加した場合次の式で表される。

θ一−！ＩＬｓ−Ｂ ｈ ．．．．　　（イ） たりし、ｑは電子の電荷であり、ｈはブランク定数であ
り、Ｂは印加した磁場の強さであり、Ｓは二つの経路に
よって囲まれたリング部の面積である。

二つの経路の間に電場Ｅを印加した場合の位相のずれθ
は次式で表される。

θ″″１・Ｋ，ＩＥ′Ｓ ．．．．．（口） たりし、Ｋ，はチャンネルの電子のフェル藁定数であり
、ｍ＊は電子の有効質量であり、片はｈ／２πである。

式（イ）及び式（ロ）から明らかなように、いずれの場
合においても、二つの経路が囲む面積Ｓと電子波の位相
差とは比例するので、電子が散乱を受けないように素子
の寸法を小さくすると、必然的に位相差θも小さくなり
、十分卒干渉効果を得ることができなくなる。

本発明の目的は、この欠点を解消することにあり、二つ
の独立した目的を有する。第１の目的は、電子が非弾性
散乱を受けることなく、十分な干渉効果が得られる量子
干渉トランジスタを提供することであり、第２の目的は
、その製造方法を提供することである。

（課題を解決するための手段〕 上記二つの目的のうち、第１の目的は、一導電型の第１
の化合物半導体よりなり（１００）面から極めて僅かの
角度ずれた面を表面とするオフ基板（１０）上に、前記
の第１の半導体と同一の化合物半導体よりなり一導電型
の第１の化合物半導体の層（１）の下半部（１１）が形
成され、この第１の化合物半導体の層（１，・）の下半
部（１１）上に、前記のオフ基板（１０）の面と平行に
、かつ、相互に平行に、一定の間隔を隔てつ＼、前記の
第１の化合物半導体の禁制帯幅より大きな禁制帯幅を有
する第２の半導体よりなるストライプの複数（２）が形
成され、この複数のストライプ（２）上とこの複数のス
トライプ（２）相互間とを含めて、前記の第１の化合物
半導体の層（１）の下半部（１１）の上に、前記の第１
の化合物半導体の層（１）の上半部（１２）が形成され
、前記のオフ基板（１０）には一方の電流端子（４）が
形成され、前記の第１の化合物半導体の層（１）の上半
部（１２）には他方の電流端子（３）が形成され、前記
の第１の化合物半導体の層（１）の側面の前記の複数の
ストライプ（２）に対接する領域には、この複数のスト
ライプ（２）に平行に制御電極（５）が形成されている
量子干渉トランジスタによって達威される。

上記二つの目的のうち、第２の目的は、一導電型の第１
の半導体よりなり（１００）面から極めて僅かの角度ず
れた面を表面とし、一定の間隔を隔て覧相互に平行な段
差（８）を有するオフ基板（１０）上に、原子層エピタ
キシ法を使用して、前記の第１の化合物半導体と同一の
化合物半導体よりなり、一定の間隔を隔て覧相互に平行
な段差（８）を有する一導電型の第１の化合物半導体の
層（１）の下半部（１１）を形成し、この一定の間１１ 隔を隔て＼相互に平行な段差（８）を有する第１の化合
物半導体の層（１）の下半部（１１）上に、原子層エピ
タキシ法を使用して、前記の第１の化合物半導体の禁制
帯幅より大きな禁制帯幅を有する第２の半導体のストラ
イブ層（２）を前記の段差（８）にそって形成し、次に
再び原子層エピタキシ法を使用して、前記の第１の化合
物半導体と同一の化合物半導体よりなり一導電型の第１
の化合物半導体のストライプ層（２１）を、前記の第２
の半導体のストライプ層（２）の端面と隣接する段差（
８）との間に形成し、前記の第２の半導体のストライプ
層（２）と前記の第１の化合物半導体のストライプ層（
２１）との上に、前記の第１の化合物半導体の層（１）
の上半部（１２）を形成し、前記のオフ基板（１０）に
一方の電流端子（４）を形成し、前記の第１の化合物半
導体の層（１）の上半部（１２）に他方の電流端子（３
）を形成し、前記の第１の化合物半導体の層（１）の側
面の前記の複数のストライプ層（２）に対接する領域に
、この複数のストライプ層（２）に平行に制御電極１２ （５）を形成する量子干渉トランジスタの製造方法によ
って達威される。

〔作用〕

本発明に係る量子干渉トランジスタにおいては、電子の
通過経路数を増やし、それぞれの経路間に生ずる位相差
は小さくても、それらを重ね合わせた位相差が十分大き
くなるようにしたものである。

電子が通過可能な経路がｎ本あるとし、それぞれの経路
間で電子波に生ずる位相差がφであるとすると、それら
が最終的に重ね合わされた結果は、となる．たりし、ｉ
は虚数単位である。その結果生ずる干渉パターンは、上
記の絶対値の二乗をもって表されるので、次式のように
なる。

干渉によって互いに打ち消し合うためには、二つの経路
間の位相差がπだけ必要となるが、経路が２０本（ｎ＝
２０）の場合には、それぞれの経路間で必要になる位相
差は的でよいことになる。

本発明に係る量子干渉トランジスタの製造方法において
は、（１００）面から極めて僅かの角度ずれた面を基板
の表面とすることによって、その基板の表面には一定の
間隔を隔て＼相互に平行な段差が形成される。この段差
が形成されたオフ基板上に原子層エピタキシ法を使用し
て結晶威長をなせば、段差の間隔に応じた変調構造を形
戒することが可能であることを利用して、チャンネル層
１の中にチャンネル層を構戒する化合物半導体の禁制帯
幅より大きい禁制帯幅を有する半導体のストライプ２の
複数を等間隔に形戒することによって、寸法の小さいチ
ャンネル層１を複数の経路に分割することを可能にした
． 〔実施例〕 以下、図面を参照しつ＼、本発明の一実施例に係る量子
干渉トランジスタの製造方法について説明する． 第２図参照 １例として、チャンネルを複数の経路に分割するストラ
イプ２のピッチを１５ｎｍとする場合には、（１００）
面からｌ゜の角度ずれた面を表面とする例えばＧａＡｓ
のオフ基板１０を使用すればよい。

このオフ基板１０の表面にはピッチ１５ｎｍをもって第
２図に示すように段差が形成されているが、この段差を
等間隔に整った形状とするため、分子線エピタキシ法（
以下ＭＢＥ法と云う。）を使用して、ＧａとＡｓとを一
原子層分づゝ、交互にオフ基板１０上に照射してＧａＡ
ｓのバッファ層６を約０．３ｎ厚に形成する。その結果
、バッファ層６の表面には第２図に示すように、１５ｎ
ｍの等間隔をもって一原子層に相当する整った形状の段
差８が形成される。

第３図参照 バッファ層６上に、バッファ層６の形成と同様の方法を
使用してｎ−ＧａＡｓのコンタクト層４１を０．２ｐ一
厚に形成する。なお、ドーバントにはＳｔを使用し、濃
度は約Ｉ　ＸＩＯ”ｃｍ−”程度とする。

１５ 第４図参照 バッファ層６の形戒と同様の方法を使用してＧａＡｓ層
を成長し、ＧａＡｓチャンネル層１の下半部１１を形戒
する。その結果、ＧａＡｓチャンネル層１の下半部１１
の表面にも、ピツチ１５ｎｍをもって１原子層に相当す
る段差８が形成される。

第５図参照 ＭＢＥ法を使用して、Ａｆｆｉ原子のみを１／３原子層
分だけ照射するとＡｆｆｉ原子はＧａＡｓチャンネル層
１の下半部１１上を動き回り、段差８にそって捕らえら
れていく。次いで、ＡｓをＡｎと同程度以上照射するこ
とにより、段差８からピ・ンチの１／３に相当する５ｎ
ｍの幅をもってＡｆｆｉＡｓのストライプ２が形成され
る。

第６図参照 同様に、ＭＢＥ法を使用して、ＧａａＡｓとを２／３原
子層分づ＼照射すると、Ａｊ！Ａｓのストライプ２の端
部に接して隣接する段差との間に１０ｎｍの幅をもって
ＧａＡｓのストライプ２１が形成される。

１６ 第７図参照 上記の工程を繰り返して１０原子層程度の厚さのＡＩＡ
ｓストライプ２とＧ　ａ　．Ａ　ｓストライプ２ｌとを
形成する． 第８図参照 次いで、通常のＭＯＣＶＤ法等を使用して、全面にＧａ
Ａｓチャンネル層１の上半部１２を形成し、その上にｎ
−ＧａＡｓのコンタクト層３１を０．１ｐｍ厚に形成し
、ｎ−ＧａＡｓコンタクト層３１とＧａＡｓチャンネル
層１とをメサエッチングして底辺が０．３ｎ程度の台形
状に形戒する．第９図参閤 ＣＶＤ法等を使用して、Ｓｉｎｇ膜７を形成し、これを
パターニングしてソース電極とドレイン電極との形成領
・域に開口を形成し、ＡｕＣ；ｅを２０ｎｍ程度に蒸着
した後、４５０℃の温度に１分間程度加熱して合金化し
、ソース電極３とドレイン電極４とを形成する． 第１図参照 全面にレジスト膜を形成し、フォトリソグラフィー法を
使用してゲート電極形成領域に開口を形成し、開口を有
するレジスト膜をマスクとしてエッチングをなしてゲー
ト電極形成領域のＳｉｎｇ膜７を除去し、こ＼にＡｆｆ
ｉを蒸着してゲート電極５を形成し、Ａｊ！Ａｓストラ
イプ２によってＧａＡｓチャンネル層１が複数経路に分
割された量子干渉トランジスタが形成される。

第１０図参照 第１０図に本発明に係る量子干渉トランジスタの特性を
示す．十分な干渉効果が得られて、ドレイン電流がゲー
ト電圧の変化に対して大きく変化している。

〔発明の効果〕

以上説明せるとおり、本発明に係る量子干渉トランジス
タ及びその製造方法においては、第１の化合物半導体よ
りなるチャンネル層内に第１の化合物半導体の禁制帯幅
より大きい禁制帯幅を有する第２の半導体よりなるスト
ライプの複数を一定の間隔を隔て＼形成することによっ
て、チャンネル層内の電子波の経路が複数本となり、素
子の寸法が小さくなって、それぞれの経路間の電子波に
生ずる位相差は小さくてもそれらを重ね合わせた位相差
を少なくともπにすることが可能となり、電子が非弾性
散乱を受けることなく、十分な干渉効果が得られるよう
になった。その結果、量子干渉効果を利用した超高速・
低消費電力の量子干渉トランジスタの提供が可能になり
、電子機器の高度化および高集積化に大きく寄与するよ
うになった。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る量子干渉トランジス
タの断面図である。 第２図〜第９図は、本発明の一実施例に係る量子干渉ト
ランジスタの製造工程図である。 第１０図は、本発明の一実施例に係る量子干渉トランジ
スタの特性曲線である。 第１１図は、従来技術に係る量子干渉トランジスタの斜
視図である。 第１２図は、従来技術に係る量子干渉トランジスタ１９ の特性曲線である。 第１３図、第１４図は、 ンド図である。 チャンネル層内のエネルギバ １・・・第１の化合物半導体の層（ＧａＡｓチャンネル
層）、 １１・・・第１の化合物半導体の層の下半部、１２・・
・第１の化合物半導体の層の上半部、２・・・第２の化
合物半導体のストライブ（Ａｊ２Ａｓストライプ）、 ２１・・・第１の化合物半導体のストライプ（Ｇ　ａ　
Ａ　ｓストライプ）、 ３・・・電流端子（ソース電極）、 ３１・・・ｎ−ＧａＡｓコンタクト層、４・・・電流端
子（ドレイン電極）、 ４１・・・ｎ−ＧａＡｓコンタクト層、５・・・制御電
極（ゲート電極）、 ６・・・ＧａＡｓバッファ層、 ７・・・ｓｔｏｚｌ！！、 ８・・・段差、 ２０ ９　・・・ｎ−ＡｆＧａＡｓ電子供給層、１０・・・第
１の化合物半導体のオフ基板（ＧａＡｓオフ基板）。

Claims (1)

1. 【特許請求の範囲】 ［１］一導電型の第１の化合物半導体よりなり（１００
   ）面から極めて僅かの角度ずれた面を表面とするオフ基
   板（１０）上に、前記第１の半導体と同一の化合物半導
   体よりなり一導電型の第１の化合物半導体の層（１）の
   下半部（１１）が形成され、 該第１の化合物半導体の層（１）の下半部（１１）上に
   、前記オフ基板（１０）の面と平行に、かつ、相互に平
   行に、一定の間隔を隔てつゝ、前記第１の化合物半導体
   の禁制帯幅より大きな禁制帯幅を有する第２の半導体よ
   りなるストライプの複数（２）が形成され、 該複数のストライプ（２）上と該複数のストライプ（２
   ）相互間とを含めて、前記第１の化合物半導体の層（１
   ）の下半部（１１）の上に、前記第１の化合物半導体の
   層（１）の上半部（１２）が形成され、 前記オフ基板（１０）には一方の電流端子（４）が形成
   され、 前記第１の化合物半導体の層（１）の上半部（１２）に
   は他方の電流端子（３）が形成され、前記第１の化合物
   半導体の層（１）の側面の前記複数のストライプ（２）
   に対接する領域には、該複数のストライプ（２）に平行
   に制御電極（５）が形成されてなる ことを特徴とする量子干渉トランジスタ。 ［２］一導電型の第１の半導体よりなり（１００）面か
   ら極めて僅かの角度ずれた面を表面とし、一定の間隔を
   隔てゝ相互に平行な段差（８）を有するオフ基板（１０
   ）上に、原子層エピタキシ法を使用して、前記第１の化
   合物半導体と同一の化合物半導体よりなり、一定の間隔
   を隔てゝ相互に平行な段差（８）を有する一導電型の第
   １の化合物半導体の層（１）の下半部（１１）を形成し
   、該一定の間隔を隔てゝ相互に平行な段差（８）を有す
   る第１の化合物半導体の層（１）の下半部（１１）上に
   、原子層エピタキシ法を使用して、前記第１の化合物半
   導体の禁制帯幅より大きな禁制帯幅を有する第２の半導
   体のストライプ層（２）を前記段差（８）にそって形成
   し、次に再び原子層エピタキシ法を使用して、前記第１
   の化合物半導体と同一の化合物半導体よりなり一導電型
   の第１の化合物半導体のストライプ層（２１）を、前記
   第２の半導体のストライプ層（２）の端面と隣接する段
   差（８）との間に形成し、 前記第２の半導体のストライプ層（２）と前記第１の化
   合物半導体のストライプ層（２１）との上に、前記第１
   の化合物半導体の層（１）の上半部（１２）を形成し、 前記オフ基板（１０）に一方の電流端子（４）を形成し
   、 前記第１の化合物半導体の層（１）の上半部（１２）に
   他方の電流端子（３）を形成し、前記第１の化合物半導
   体の層（１）の側面の前記複数のストライプ層（２）に
   対接する領域に、該複数のストライプ層（２）に平行に
   制御電極（５）を形成する ことを特徴とする量子干渉トランジスタの製造方法。