JPH03226857A - 制御装置プログラムロード方式 - Google Patents
制御装置プログラムロード方式Info
- Publication number
- JPH03226857A JPH03226857A JP2023502A JP2350290A JPH03226857A JP H03226857 A JPH03226857 A JP H03226857A JP 2023502 A JP2023502 A JP 2023502A JP 2350290 A JP2350290 A JP 2350290A JP H03226857 A JPH03226857 A JP H03226857A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- sub
- control device
- central processing
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は制御装置プログラムロード方式、特に主プロセ
ツサを内蔵した主制御装置および副プロセツサを内蔵し
た副制御装置により生産機器を制御するマルチ制御装置
の副制御装置に制御プログラムをロードする制御装置プ
ログラムロード方式〔従来の技術〕 従来、この種の制御装置プログラムロード方式は、例え
ば特願昭６２−１９５１２０に記されているように、制
御装置はそれぞれローカルメモリと中央処理装置とを内
蔵した主制御装置と副制御装置とこの副制御装置のメモ
リバス間に接続された２ポートメモリとで構成され、先
ず主制御装置が副制御装置の制御プログラムと共にプロ
グラムロードプログラムを２ポートメモリヘロードし、
ロード完了後に副制御装置の中央処理装置へ起動・停止
回路を介して２ポートメモリ内のプログラムロードプロ
グラムに起動信号を与えて、副制御装置のローカルメモ
リに副制御装置の制御プログラムのロードを開始させ、
ロードが完了すると副制御装置の制御プログラムに起動
をかけ、副制御装置の動作を実行させるようになってい
る。
ツサを内蔵した主制御装置および副プロセツサを内蔵し
た副制御装置により生産機器を制御するマルチ制御装置
の副制御装置に制御プログラムをロードする制御装置プ
ログラムロード方式〔従来の技術〕 従来、この種の制御装置プログラムロード方式は、例え
ば特願昭６２−１９５１２０に記されているように、制
御装置はそれぞれローカルメモリと中央処理装置とを内
蔵した主制御装置と副制御装置とこの副制御装置のメモ
リバス間に接続された２ポートメモリとで構成され、先
ず主制御装置が副制御装置の制御プログラムと共にプロ
グラムロードプログラムを２ポートメモリヘロードし、
ロード完了後に副制御装置の中央処理装置へ起動・停止
回路を介して２ポートメモリ内のプログラムロードプロ
グラムに起動信号を与えて、副制御装置のローカルメモ
リに副制御装置の制御プログラムのロードを開始させ、
ロードが完了すると副制御装置の制御プログラムに起動
をかけ、副制御装置の動作を実行させるようになってい
る。
上述した従来の制御装置プログラムロード方式は、電源
が入るごとに２ポートメモリを介した制御プログラムの
転送が必要であり、転送時間が長くなって効率的な運用
ができない上に、制御装置として汎用性のあるシステム
構成ができないという欠点がある。
が入るごとに２ポートメモリを介した制御プログラムの
転送が必要であり、転送時間が長くなって効率的な運用
ができない上に、制御装置として汎用性のあるシステム
構成ができないという欠点がある。
本発明の制御装置プログラムロード方式は、主ローカル
メモリと主中央処理装置とを内蔵する主制御装置と、副
ローカルメモリと副中央処理装置とを内蔵する副制御装
置とにより生産機器を制御するマルチ制御装置において
、主中央処理装置の主ローカルメモリを接続するメモリ
バスと副中央処理装置の副ローカルメモリを接続するメ
モリバスとに接続されたＲ Ａ ＭまたはＲＯＭからな
る２ポートメモリと、この２ボー１〜メモリがＲＡ、
ＭかＲＯＭであるかを主中央処理装置および副中央処理
装置に通知するメモリモード設定手段と、マルチ制御装
置の電源投入時に、このメモリモード設定手段からの通
知かＲＡＭモー・ドであるときは主ローカルメモリに格
納された副制御装置用の制御プログラムを前記２ポート
メモリに転送した後に、メモリ設定手段からの通信がＲ
ＯＭモードであるときは直ちに転送完了フラグをセラ１
〜し、この転送完了フラグのセットの後に前記２ポート
メモリの内容を副ローカルメモリに転送する制御手段と
を有することにより構成される。
メモリと主中央処理装置とを内蔵する主制御装置と、副
ローカルメモリと副中央処理装置とを内蔵する副制御装
置とにより生産機器を制御するマルチ制御装置において
、主中央処理装置の主ローカルメモリを接続するメモリ
バスと副中央処理装置の副ローカルメモリを接続するメ
モリバスとに接続されたＲ Ａ ＭまたはＲＯＭからな
る２ポートメモリと、この２ボー１〜メモリがＲＡ、
ＭかＲＯＭであるかを主中央処理装置および副中央処理
装置に通知するメモリモード設定手段と、マルチ制御装
置の電源投入時に、このメモリモード設定手段からの通
知かＲＡＭモー・ドであるときは主ローカルメモリに格
納された副制御装置用の制御プログラムを前記２ポート
メモリに転送した後に、メモリ設定手段からの通信がＲ
ＯＭモードであるときは直ちに転送完了フラグをセラ１
〜し、この転送完了フラグのセットの後に前記２ポート
メモリの内容を副ローカルメモリに転送する制御手段と
を有することにより構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。主制御
装置１は主中央処理装置１１および主中央処理装置１１
のメモリバス１３に接続された主ローカルメモリ１２を
有している。副制御装置２は副中央処理装置２コおよび
副中央処理装置２のメモリバス２３に接続された副ロー
カルメモリ２２を有している。またＲＯＭまたはＲＡＭ
により構成された２ポートメモリ３がメモリバス］３お
よびメモリバス２３に接続され、主中央処理装置１１と
副中央処理装置２１とに、２ボー１−メモリ３をＲ，Ｏ
Ｍモードで動作させるかＲ，Ａ、 Ｍモードで動作させ
るかを指示するメモリモート切替信号ＭＳを出力するメ
モリモード設定部４が設けられている。
装置１は主中央処理装置１１および主中央処理装置１１
のメモリバス１３に接続された主ローカルメモリ１２を
有している。副制御装置２は副中央処理装置２コおよび
副中央処理装置２のメモリバス２３に接続された副ロー
カルメモリ２２を有している。またＲＯＭまたはＲＡＭ
により構成された２ポートメモリ３がメモリバス］３お
よびメモリバス２３に接続され、主中央処理装置１１と
副中央処理装置２１とに、２ボー１−メモリ３をＲ，Ｏ
Ｍモードで動作させるかＲ，Ａ、 Ｍモードで動作させ
るかを指示するメモリモート切替信号ＭＳを出力するメ
モリモード設定部４が設けられている。
次に以上の構成における動作について説明を進めると、
先ずメモリモード設定部４がＲ，Ａ Ｍモードに設定さ
れている場合には、制御装置の立上げ時に主中央処理装
置］、１はＲＡＭモードであることを知って、２ボー）
〜メモリ３に主ローカルメモリ１２から副制御装置２の
制御プロクラムを転送する。一方、副中央処理装置２］
はＲＡＭモードであることを知って、２ポートメモリ内
に設けられた主制御装置１によるプログラムの転送完了
フラグがセットされるのを待っている。主制御装置１で
の制御プログラムの転送が完了して、主中央処理装置１
１が転送完了フラグをセットすると、副中央処理装置２
１は２ポートメモリ３から転送された制御プログラムを
副ローカルメモリ２２へ転送し、転送が完了すると、こ
の制御プログラムを起動する。ここで副制御装置２は動
作を開始する。
先ずメモリモード設定部４がＲ，Ａ Ｍモードに設定さ
れている場合には、制御装置の立上げ時に主中央処理装
置］、１はＲＡＭモードであることを知って、２ボー）
〜メモリ３に主ローカルメモリ１２から副制御装置２の
制御プロクラムを転送する。一方、副中央処理装置２］
はＲＡＭモードであることを知って、２ポートメモリ内
に設けられた主制御装置１によるプログラムの転送完了
フラグがセットされるのを待っている。主制御装置１で
の制御プログラムの転送が完了して、主中央処理装置１
１が転送完了フラグをセットすると、副中央処理装置２
１は２ポートメモリ３から転送された制御プログラムを
副ローカルメモリ２２へ転送し、転送が完了すると、こ
の制御プログラムを起動する。ここで副制御装置２は動
作を開始する。
次にメモリモート設定部４かＲ１０Ｍモードに設定され
ている場合には、予め２ポートメモリ３には副制御装置
２の制御プロクラムが書かれたＲＯＭが実装されている
。そこで制御装置の立上は時に主中央処理装置１はメモ
リモード切替信号ＭＳからＲＯＭモードであることを知
って、２ボー１〜メモリ３に主ローカルメモリ１２から
の制御プログラムの転送を行なわずに、直ちに２ポート
メモリ内に設けられたプログラムの転送完了フラグをセ
ットする。一方、副中央処理装置２１はこの転送完了フ
ラグがセットされると、２ポートメモリ３から副ローカ
ルメモリ２２へ副制御装置２の制御プログラムを転送し
、転送が完了するとこの制御プログラムを起動し、副制
御装置２の動作を開始する。
ている場合には、予め２ポートメモリ３には副制御装置
２の制御プロクラムが書かれたＲＯＭが実装されている
。そこで制御装置の立上は時に主中央処理装置１はメモ
リモード切替信号ＭＳからＲＯＭモードであることを知
って、２ボー１〜メモリ３に主ローカルメモリ１２から
の制御プログラムの転送を行なわずに、直ちに２ポート
メモリ内に設けられたプログラムの転送完了フラグをセ
ットする。一方、副中央処理装置２１はこの転送完了フ
ラグがセットされると、２ポートメモリ３から副ローカ
ルメモリ２２へ副制御装置２の制御プログラムを転送し
、転送が完了するとこの制御プログラムを起動し、副制
御装置２の動作を開始する。
以上説明したように本発明の制御装置プログラムロード
方式は、２ポートメモリをＲＯＭあるいはＲＡＭの何れ
でも動作をできるようにすることにより、ＲＡ、 Ｍモ
ードでは主制御装置から２ポートメモリを介して・副制
御装置用の制御プログラムを副制御装置にロードし、Ｒ
ＯＭモードでは副制御装置用の制御プログラムを予めＲ
ＯＭに書込んて゛おくことにより、主ローカルメモリか
ら２ポートメモリへ副制御装置用の制御プログラムを転
送することなしに、副制御装置に制御プロクラムをロー
ドできるので、転送時間を１／２にして副制御装置を動
作させることができ、さらにシステム構成に汎用性を持
たせることができる効果がある。
方式は、２ポートメモリをＲＯＭあるいはＲＡＭの何れ
でも動作をできるようにすることにより、ＲＡ、 Ｍモ
ードでは主制御装置から２ポートメモリを介して・副制
御装置用の制御プログラムを副制御装置にロードし、Ｒ
ＯＭモードでは副制御装置用の制御プログラムを予めＲ
ＯＭに書込んて゛おくことにより、主ローカルメモリか
ら２ポートメモリへ副制御装置用の制御プログラムを転
送することなしに、副制御装置に制御プロクラムをロー
ドできるので、転送時間を１／２にして副制御装置を動
作させることができ、さらにシステム構成に汎用性を持
たせることができる効果がある。
第１図は本発明の一実施例のブロック図である。
１・・・主制御装置、２・・・副制御装置、３・・・２
ポートメモリ、４・・・メモリモード設定部、１１・・
・主中央処理装置、１２・・・主ローカルメモリ、１３
゜２３・・・メモリバス、２１・・・副制御装置、２２
・・・副ローカルメモリ。
ポートメモリ、４・・・メモリモード設定部、１１・・
・主中央処理装置、１２・・・主ローカルメモリ、１３
゜２３・・・メモリバス、２１・・・副制御装置、２２
・・・副ローカルメモリ。
Claims (1)
- 主ローカルメモリと主中央処理装置とを内蔵する主制御
装置と、副ローカルメモリと副中央処理装置とを内蔵す
る副制御装置とにより生産機器を制御するマルチ制御装
置において、主中央処理装置の主ローカルメモリを接続
するメモリバスと副中央処理装置の副ローカルメモリを
接続するメモリバスとに接続されたＲＡＭまたはＲＯＭ
からなる２ポートメモリと、この２ポートメモリがＲＡ
ＭかＲＯＭであるかを主中央処理装置および副中央処理
装置に通知するメモリモード設定手段と、マルチ制御装
置の電源投入時に、このメモリモード設定手段からの通
知がＲＡＭモードであるときは主ローカルメモリに格納
された副制御装置用の制御プログラムを前記２ポートメ
モリに転送した後に、メモリ設定手段からの通信がＲＯ
Ｍモードであるときは直ちに転送完了フラグをセットし
、この転送完了フラグのセットの後に前記２ポートメモ
リの内容を副ローカルメモリに転送する制御手段とを有
することを特徴とする制御装置プログラムロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023502A JPH03226857A (ja) | 1990-01-31 | 1990-01-31 | 制御装置プログラムロード方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023502A JPH03226857A (ja) | 1990-01-31 | 1990-01-31 | 制御装置プログラムロード方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03226857A true JPH03226857A (ja) | 1991-10-07 |
Family
ID=12112251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023502A Pending JPH03226857A (ja) | 1990-01-31 | 1990-01-31 | 制御装置プログラムロード方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03226857A (ja) |
-
1990
- 1990-01-31 JP JP2023502A patent/JPH03226857A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPS61269719A (ja) | ステ−シヨン・コントロ−ラの自動電源切断方式 | |
| JPS59154520A (ja) | 電源制御方式 | |
| JPH03163617A (ja) | コンピュータシステムにおけるプログラムのウオーム・ブート方法 | |
| JPS6120167A (ja) | デ−タ記憶装置 | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPS5842486B2 (ja) | 初期プログラム・ロ−ド制御方式 | |
| JPS6243408Y2 (ja) | ||
| JP2565301B2 (ja) | メモリコピー回路 | |
| JPH02101565A (ja) | 拡張機能の制御プログラム追加方式 | |
| JPS63245712A (ja) | 外部記憶装置間のデ−タ転送制御方式 | |
| JPH01183719A (ja) | 計算機システムの電源制御方式 | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPH0510698B2 (ja) | ||
| JPS62248052A (ja) | 端末処理システム | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPH0247723A (ja) | マイクロプログラム制御装置 | |
| JPH09237235A (ja) | 自動通信機能を有する端末装置 | |
| JPH01248201A (ja) | 複合制御装置 | |
| JPH0323942B2 (ja) | ||
| JPS63196965A (ja) | 端末装置の接続方式 | |
| JPS63131640A (ja) | 計算機の通信用周辺装置 | |
| JPH0547841B2 (ja) | ||
| JPS63143632A (ja) | 情報処理装置の緊急時制御方式 | |
| JPH04139555A (ja) | バス中継装置 |