JPH03253135A - クロツク監視回路 - Google Patents

クロツク監視回路

Info

Publication number
JPH03253135A
JPH03253135A JP2049560A JP4956090A JPH03253135A JP H03253135 A JPH03253135 A JP H03253135A JP 2049560 A JP2049560 A JP 2049560A JP 4956090 A JP4956090 A JP 4956090A JP H03253135 A JPH03253135 A JP H03253135A
Authority
JP
Japan
Prior art keywords
clock
monitoring circuit
input
shift register
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2049560A
Other languages
English (en)
Other versions
JP2605445B2 (ja
Inventor
Mitsuyuki Nakamura
光行 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2049560A priority Critical patent/JP2605445B2/ja
Publication of JPH03253135A publication Critical patent/JPH03253135A/ja
Application granted granted Critical
Publication of JP2605445B2 publication Critical patent/JP2605445B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロック監視回路に係シ、特に前方監視と後方
監視を備えたクロック監視回路に関するものである。
〔従来の技術〕
従来のこの種のクロック監視回路の一例を第6図に示し
説明する。
従来のクロック監視回路としては、この第6図に示すよ
うに2個の単安定マルチバイブレータを使用したものが
ある。
図にかいて、63,66は単安定マルチバイブレータ(
M/M)で、この単安定マルチバイブレータ63はクロ
ックが継続して断していることを確認する監視でbる後
方監視用で6C1被監視クロツクが継続して断すると抵
抗61とコンデンガ2で決筐る時間後にQ出力が「0」
になシ、ナントゲート6轟の出力は「1」になる。単安
定マルチバイブレータ66はクロックが継続して入力さ
れていることを確認する監視である前方監視用でToυ
、被監視クロックが再開して単安定マルチパイプレーク
63のQ出力が「0」からrlJに立ち上がったときに
トリガーがかかシ、抵抗64とコンデンサ65で決する
時間の間Q出力が「0」になる。したがって、クロック
再開が継続していることを確認する間ナントゲート6、
の出力がrOJに戻らないようにしている。バッファ6
T、6□と抵抗68、コンデンサ69はクロック再開時
にクロック断信号に幅の狭い障害の原因となる突発性の
パルスであるヒゲ状のパルスが出力されないようにする
ための平滑回路である。
〔発明が解決しようとする課題〕
上述した従来のクロック監視回路では、抵抗とコンデン
サからなる時定数回路によって検出時間の設定を行って
いるため、 ■ 検出時間の設定を変えるには、設定の数だけの抵抗
とコンデンサを用意する必要がある。
■ アナログ部を有していてフルデジタル化できないた
め、ゲートアレイ化することができない。
■ 設定時間がアナログ素子に依存するため、精度や安
定性に欠ける。
という課題があった。
〔課題を解決するための手段〕
本発明のクロック監視回路は、被監視クロックの変化点
でリセットパルスを作成するリセット・ζルス作戒手段
と、このリセット・<ルス作成手段からのリセットパル
スをリセット入力としかつシフト用クロックをクロック
人力に、論理「1」をデータ入力に入力したシフトレジ
スタからなる後方監視回路と、この後方監視回路が被監
視クロック断のとき発生する出力信号をリセット入力と
しかつシフト用クロックをクロック入力に、論理「1」
をデータ入力に入力したシフトレジスタからなる前方監
視回路を備えてなるものである。
〔作用〕
本発明にシいては、前方聖夜回路、後方監視回路をフル
デジタル回路で実現することができ、検出時間の設定を
デジタル的に容易に行い、また、精度や安定性を向上す
る。
〔実施例〕
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明によるクロック監視回路の一実施例を示
す回路図である。
図にシいて、11はクロック発振部、12ばとのクロッ
ク発振部11の出力を分局するクロック分局部である。
13.14は7リツプ70ツブCF/F)、15はフリ
ップフロップ13のQ出力と7リツプフロツブ14のQ
出力を入力とするアンドゲートで、これらは被監視クロ
ックの変化点でリセットパルスを作成するリセットパル
ス作成手段を構成している。16はこのリセットパルス
作成手段からのリセットパルスをリセット入力としかつ
シフト用クロックをクロック入力に、論理「1」をデー
タ入力に入力したシフトレジスタ(SR)で、このシフ
トレジスタ16は後方監視回路を構成している。17は
この後方監視回路が被監視クロック断のとき発生する出
力信号をリセット入力としかつシフト用クロックをクロ
ック入力に、論理「1」をデータ入力に入力したシフト
レジスタ(SR)で、このシフトレジスタ1Tは前方監
視回路を構成している。
そして、クロック発振部11はこの第1図に示すクロッ
ク監視回路を動作させるための基本タロツクとなる。こ
のクロック発振部11の出力はクロック分局部12で分
局され、後方監視用シフトレジスタ16と前方監視用シ
フトレジスタ1Tのクロック入力となる。
フリップフロップ13と14訃よびアンドゲート15は
被監視クロックの立ち上がりでリセットパルスを作成す
る部分であり1第2図に示すリセットパルス作成部タイ
ミングチャートを参照して動作を説明する。
この第2図において、(a)は被監視クロックを示した
ものであり、(b)は7リツブフロツブ13.14のク
ロック入力CK、(e)はフリップフロップ13のQ出
力、(d)はフリップ70ツブ14のQ出力、(・〉は
アンドゲート15の出力(=リセットパルス)を示した
ものである。
第2図で(IL)に示す被監視クロックが立ち上がると
第2図(b)に示すフリップフロップ13のクロック入
力CKの次の立ち上がシでそのデータが取り込筐れ、フ
リップ70ツブ13のQ出力が「1」になる。
そして、フリップフロップ14のクロック入力CKの次
の立ち上がうで7リツプフロツブIX)Q出力が「1」
のデータが取り込塗れ、その結果、フリップフロップ1
4のQ出力はrOJとなる。この7リツプフロツプ13
のQ出力と7リツプ70ツブ14のQ出力がともに「1
」のときアンドゲート15の出力は「1」となるので、
第2図に示すように、被監視クロックの立ち上がbの直
後に7リツプフロツプj3.14のクロック入力CKI
周期分だけのリセットパルスが出力される。
つぎに、後方監視回路の動作を[3図に示す後方監視タ
イミングチャートを参照して説明する。
この第3図にかいて、(a)は被監視クロックを示した
ものでIC,(b)はシフトレジスタ160!7セツト
人力REs、(c)はシフトレジスタ16のクロック人
力aX、(a)はシフトレジスタ16のQs出力、(・
)はシフトレジスタ1TのQ−出力(=クロック断信号
)を示したものである。
シフトレジスタ16にはデータ入力として常に「1」が
入力されているため、シフト用のクロックと共にそのデ
ータがQ!→Qs方向ヘシフトされて行く。ところが、
被監視クロックの立ち上がり毎にシフトレジスタ16は
リセットされるため、通常ではQs出力に筐で「1」は
シフトされない。
ところが被監視クロックが断するとリセットがなくなっ
である時間後Q・出力も「1」になり1シフトレジスタ
17がリセットされてクロック断信号が出力されること
となる。このクロック断信号は、クロック断状態がある
時間(後方監視時間)以上継続しないと出力されないた
め、クロック瞬断等の一瞬の障害を検出しないようにで
きる。
そして、後方監視時間の精度は、最大でシフト用クロッ
ク1周期分の誤差が生じ得るが、この第1図に示す実施
例のように8ビツトのシフトレジスタでなく、段数をも
つと大きクシ、シフト用クロックの周波数をもつと高く
すれば、いくらでも精度を上げることが可能である。筐
た、後方監視時間の設定については、シフト用クロック
の周波数を変えるだけで可能であり1 これはクロック
分局部12をデジタル的に制御して分局数を変えたシ、
入力選択器を用いて容易にすることができる。
つぎに、前方監視回路の動作を第4図に示す前方監視タ
イ□ングチャートを参照して説明する。
第4図にかいて、(a)は被監視クロ゛ツクを示したも
のでる!2、(b)はシフトレジスタ16のQ・出力、
(e)FiシフトレジスタITのクロック人力CK、 
 (d)はシフトレジスタITcDQ・出力(=クロッ
ク断信号)を示したものである。
被監視クロックが継続して入力している状態では、シフ
トレジスタITのQ・出力は、データ入力の「1」がシ
フトされて来て「1」である。したがって、シフトレジ
スタ17のQ−出力はrOJが出力されている。そして
クロック断時は前述のとおりシフトレジスタ16のQ・
出力によってリセットがかかシ、シフトレジスタ17の
Qi 出力は「1」となる。ここで、被監視クロックが
再開するとシフ、トレジスタ16がリセットされるので
、そのQs出力は「O」となる、したがって、シフトレ
ジスタ1γはリセット状態から抜けて、!たデータ入力
の「1」をシフトするようになシ、シフトレジスタ17
にシフト用クロックが8個入力したときにシフトレジス
タ1TのQs出力はrOJになる。
すなわち、クロック断信号は停止する。クロック断信号
が停止するまでにはクロック再開状!IIがある時間(
前方監視時間)以上継続しなければならないため、雑音
等によってしばらくの開被監視クロックが再開したよう
に見える現象を除くことができる。そして、前方監視時
間の精度や設定については後方監視時間に対するものと
同じである。
第5図は前方聖夜/後方監視説明図で、(−)は被監視
クロックを示したものであ!り、(b)はクロック断信
号を示したものである。
〔発明の効果〕
以上説明したように本発明は、前方監視回路、後方監視
回路をフルデジタル化回路で実現することができ、その
結果、第1に検出時間の設定をデジタル的に容易に行う
ことができ、第2にゲートアレイ化が可能であシ、第3
に精度や安定性を向上することができるという効果があ
る。
【図面の簡単な説明】
第1図は本発明によるクロック監視回路の一実施例を示
す回路図、第2図はリセットパルス作成部タイミングチ
ャート、第3図は後方監視タイミングチャート、第4図
は前方監視タイミングチャート、第5図は前方監視/後
方監視説明図、第6図は従来のクロック監視回路の一例
を示す回路図である。 11・・・・クロック発振部、12・・・・クロック分
周部、13,14・・・・フリップフロップ(F/F 
)、 15・・・・アンドゲート、16゜17・・・・
シフトレジスタ(SR)。

Claims (1)

    【特許請求の範囲】
  1. 被監視クロックの変化点でリセットパルスを作成するリ
    セットパルス作成手段と、このリセットパルス作成手段
    からのリセットパルスをリセット入力としかつシフト用
    クロックをクロック入力に、論理「1」をデータ入力に
    入力したシフトレジスタからなる後方監視回路と、この
    後方監視回路が被監視クロック断のとき発生する出力信
    号をリセット入力としかつシフト用クロックをクロック
    入力に、論理「1」をデータ入力に入力したシフトレジ
    スタからなる前方監視回路を備えてなることを特徴とす
    るクロック監視回路。
JP2049560A 1990-03-02 1990-03-02 クロツク監視回路 Expired - Lifetime JP2605445B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2049560A JP2605445B2 (ja) 1990-03-02 1990-03-02 クロツク監視回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2049560A JP2605445B2 (ja) 1990-03-02 1990-03-02 クロツク監視回路

Publications (2)

Publication Number Publication Date
JPH03253135A true JPH03253135A (ja) 1991-11-12
JP2605445B2 JP2605445B2 (ja) 1997-04-30

Family

ID=12834590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2049560A Expired - Lifetime JP2605445B2 (ja) 1990-03-02 1990-03-02 クロツク監視回路

Country Status (1)

Country Link
JP (1) JP2605445B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994010801A1 (en) * 1992-11-05 1994-05-11 Ampex Systems Corporation Input clock presence detector for a digital video input signal
WO2023042520A1 (ja) * 2021-09-16 2023-03-23 ローム株式会社 半導体装置、表示装置、車両

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61105147A (ja) * 1984-10-29 1986-05-23 Fujitsu Ltd クロツク断検出回路
JPH01220557A (ja) * 1988-02-29 1989-09-04 Nec Corp クロックダウン検出回路
JPH01300649A (ja) * 1988-05-30 1989-12-05 Nec Corp Pcm入力断後方保護回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61105147A (ja) * 1984-10-29 1986-05-23 Fujitsu Ltd クロツク断検出回路
JPH01220557A (ja) * 1988-02-29 1989-09-04 Nec Corp クロックダウン検出回路
JPH01300649A (ja) * 1988-05-30 1989-12-05 Nec Corp Pcm入力断後方保護回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994010801A1 (en) * 1992-11-05 1994-05-11 Ampex Systems Corporation Input clock presence detector for a digital video input signal
WO2023042520A1 (ja) * 2021-09-16 2023-03-23 ローム株式会社 半導体装置、表示装置、車両
JPWO2023042520A1 (ja) * 2021-09-16 2023-03-23
US20240177684A1 (en) * 2021-09-16 2024-05-30 Rohm Co., Ltd. Semiconductor device, display apparatus, and vehicle
US12444385B2 (en) 2021-09-16 2025-10-14 Rohm Co., Ltd. Semiconductor device configured to detect an abnormality of an external oscillation signal, display apparatus, and vehicle

Also Published As

Publication number Publication date
JP2605445B2 (ja) 1997-04-30

Similar Documents

Publication Publication Date Title
JPS5925412B2 (ja) パルスないしパルス間隔のマスク回路
JPH01302109A (ja) 誤差信号を形成する方法と回路
JPH03253135A (ja) クロツク監視回路
US4664523A (en) Apparatus for increasing the resolution of a laser gyroscope
JPS6024433B2 (ja) 時計用回路
JPH07154256A (ja) A/d変換装置及び物理量検出装置
JPS6129577B2 (ja)
JP4352921B2 (ja) 回転位置検出装置
JP2791906B2 (ja) カウンタ装置
JPH0749879Y2 (ja) 二値化信号出力装置
SU1434405A1 (ru) Интерпол тор шага периодической структуры
JPH01123518A (ja) ジッタ検出回路
JPH02192315A (ja) パルス発生装置
JPH063441Y2 (ja) アクチユエ−タ駆動用差動出力回路
JP2606458Y2 (ja) 信号レベル監視回路
JPH0210912A (ja) フリップフロップ回路
JPH0586954A (ja) 制御装置のノイズマスク回路
JPS62281795A (ja) パルスモ−タ脱調検出装置
JP2903548B2 (ja) 論理回路診断システム
JPH01156883A (ja) 積算値読み込み方法
JPH02181518A (ja) リングカウンタ回路
JPH01208909A (ja) タイマ装置
JPS59132219A (ja) 発振回路
JPH0519330B2 (ja)
JPS63131217A (ja) クロツク断検出回路