JPH03282915A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報処理装置に関し、特に主記憶回路に格納
されたソフト命令制御により動作する情報処理装置に関
する。

従来の技術 従来、この種の情報処理装置は、単一のクロックで動作
していて、ソフト命令により異なる周期のクロックへ変
更する機能は備えていなかつ゛た。

発明が解決しようする課題 上述した従来の情報処理装置は、単一周期のクロックで
動作しており、ハードウェアにより実現された機能と、
プログラムにより実現された機能とによりデータ処理さ
れる装置において、ハードウェア部の実行時間がプログ
ラム部の命令による実行時間よりも長い場合、前者に合
わせたクロック周期としているので、プログラム部の短
い命令実行時間を有効に生かせず装置の処理速度などの
性能を低下させているという欠点があった。

また、プログラムのみで機能を実現している装置におい
ては、はとんどの命令の実行時間は短いが、一部実行時
間の長い命令があるとき、後者に合わせたクロック周期
としているので、常に装置の性能、すなわちデータ処理
速度を低下させている状態で使用されているという問題
もあった。

課題を解決するための手段 本発明の情報処理装置は、ソフト命令を格納する主記憶
回路と、該主記憶回路から読み出したソフト命令を保持
する命令レジスタと、該命令レジスタに保持されたソフ
ト命令をハードウェアによるか、又はファームウェアに
より実行する命令実行回路と、該命令実行回路からの指
示によりクロック周期の切り換えを指示するクロック周
期切り換え指示回路と、発振回路と、２種類以上の異な
る周期に変換するクロック周期変換回路と、クロック周
期切り換え指示回路に従ってクロック周期を切り換える
クロック周期切り換え回路とで構成されている。

実施例 以下、本発明の一実施例の動作を第１図から第４図を参
照して説明する。

いま、初期状態で第２図のフリップフロップ４８．４９
及び、第３図のフリップフロップ７６．７７は、各々論
理「Ｏ］がセットされている。

第１図の発振回路５０から出力されるクロック信号は、
クロック周波数変換回路６０によって２種類の周期に変
換され、各々は信号線１６０．１７０を介してクロック
周期切り替え回路７０に供給している。これら５０．６
０．７０は、ここではクロック周期変更回路２を構成し
ている。

第３図及び第４図を参照すると、クロック周期切り替え
回路７０では、先ず信号線７０１，７０２上に論理「Ｏ
」が伝送されるので、選択回路７４が信号線１６０を選
択して、これを信号線７０６に出力する。

一方、信号線１２０．１３０上の初期値は論理［１］で
ゲート７３が開かれており、信号線１５０に信号線７０
６の内容が出力され、第１図に示す論理回路１に供給す
る。

このとき、選択回路７５は信号線１７０を選択して信号
線７０７に出力し、フリップフロップ７６．７７に供給
する。

この状態で、第１図に示す命令レジスタ２０に対し、ク
ロック周期が信号線１６０側の周期から信号線１７０側
の周期へ変更するソフト命令Ｉが主記憶回路１０から読
み出されてセットされる。

その結果、命令実行回路３０で命令が実行されて、出力
信号線１００が論理「Ｏ」になる。

信号線１００は、第２図に示すゲート４１に接続されて
いて、論理「０」のときゲート４１の出力信号線４０１
を論理「１」にする。

ここで、信号線１４０の初期値、論理「１」は、ゲート
４２の出力信号線４０２を論理「１」にし、上述のクロ
ック信号人力に応答して、フリップフロップ４８に論理
「１」がセットされる。

フリップフロップ４８に論理「１」がセットされると、
信号線４０４が論理「０」になり、フリップフロップ４
８が論理「１」の状態に保持される。また同時に、信号
線４０３が論理「１」にされ、ゲート４６の出力信号線
１２０が論理「０」になる。

第１図に示す信号線１２０は、第３図に示すゲート７１
．７３に接続されていて、論理「Ｏ」のときゲート７１
の出力信号線７０１は論理「１」にされるとともに、ゲ
ート７３が閉じられ、出力信号線１５０が論理「Ｏ」と
なり、第１図に示す論理回路１へのクロック信号の供給
が停止されることとなる。

ここで、第３図に示す信号線１３０の初期値は論理「１
」であり、信号線７０１が論理「１」になると、ゲート
７２は開き、出力信号線７０２が論理「１」にされ、ク
ロック信号の入力に応答してフリップフロップ７６に論
理「１」がセットされる。フリップフロップ７６に論理
「１」がセットされると、信号線７０４が論理［０］に
され、フリップフロップ７６が論理「１」の状態に保持
される。

また、信号線７０３が論理「１」にされ、選択回路７４
では信号線１７０側の値が選択されて信号線７０６に出
力される。

一方、クロック信号の入力に応答して、フリップフロッ
プ７７に論理「１］がセットされる。フリップフロップ
７７に論理「１」がセットされると、信号線７０５が論
理「１」にされ、選択回路７５では、信号線１６０側の
値が選択されて信号線７０７に出力され、フリップフロ
ップ７６．７７に供給する。

このとき、第１図に示す信号線１４０が論理「Ｏ」にさ
れ、第２図に示すゲート４２が閉じられて、信号線４０
２が論理ｒＱＪにされ、クロック信号の入力に応答して
、フリップフロップ４８に論理ｒＱＪがセラ１−され、
ゲート４６が閉じられて、信号線１２０は論理「１．」
になる。

信号線１２０が論理「１」になると、第３図に示すゲー
ト７３が開かれて、信号線１５０から出力されるの内容
は次のようになる。

すなわちクロック周期変換回路６０で周期変換された２
種類の周期のうち、信号線１７０側に出力された周期が
論理回路１に供給されることとなる。

このようにして、クロック周期変換回路６０の出力信号
線１６０側に出力される周期から、信号線１７０側に出
力される周期へと周期切り換えが行われる。

次に、クロック周期変換回路６０の出力信号線１７０側
に出力される周期のクロック信号で装置が動作している
状態の場合について説明する。

すでに述べたように、第１図に示す命令レジスタ２０に
対し、信号線１７０側の周期のクロック信号から信号線
１６０側の周期のクロック信号へ変更するソフト命令■
がセットされると、命令実行回路３０で実行されて、出
力信号線１１０が論理「Ｏ」になる。

信号線１１０は第２図に示すゲート４３に接続されてい
て、論理［ＯＪのときゲート４３の出力信号４０５が論
理「１」になる。信号線１４０は論理「０］であり、ゲ
ート４４の出力信号線４０９が論理「１」なので、ゲー
ト４５の出力信号線４０６が論理「１」になり、クロッ
ク信号の入力に応答してフリップフロップ４９に論理「
１」がセットされる。フリップフロップ４９に論理［１
］がセットされると、信号線４０８が論理「ｏ」になり
、フリップフロップ４９が論理「１」の状態に保持され
る。また、信号線４０７は論理「１」にされ、ゲート４
７の出力信号線１３０は論理ｒＱＪとなる。

ここで第１図に示す信号線１３０は、第３図に示すゲー
ト７２．７３に接続されていて、論理「Ｏ」のとき、ゲ
ート７２が閉じられて信号線７０２が論理「０」となり
、クロック信号の入力に応答して、フリップフロップ７
６に論理「Ｏ」がセットされる。

フリップフロップ７６に論理ｒＱＪがセットされると、
信号線７０４が論理「１」にされ、フリップフロップ７
６は論理「１」の状態に保持される。

一方、ゲート７３が閉じられて、信号線１５０は論理「
０」にされて、第１図に示す論理回路１へのクロック信
号の供給が停止される。

また、信号線７０３が論理「０」にされ、選択回路７４
の出力信号線７０６には信号線１６０側が出力される。

同時に、クロック信号の入力に応答してフリップフロッ
プ７７は論理ｒＱＪがセットされる。

フリップフロップ７７に論理ｒＱＪがセットされると、
信号線７０５が論理「０」になり、選択回路７５では、
信号線１７０側の値が選択されて信号線７０７に出力さ
れ、フリップフロップ７６７７に供給される。

またここで、第１図に示す信号線１４０が論理「１」に
なり、第２図に示すゲート４４の出力信号線４０９が論
理「０」となり、ゲート４５が閉じられる。

その結果、出力信号線４０６が論理「Ｏ」になり、クロ
ック信号の入力に応答してフリップフロップ４９に論理
「Ｏ」がセットされる。

ここで、信号線４０９が論理「０」になると、ゲート４
７が閉じられて信号線１３０が論理「１」となり、第２
図に示すゲート７３が開かれる。

その結果、出力信号線１５０には、信号線７０６側の内
容、すなわち信号線１６０側の周期のクロック信号が出
力されて、第１図に示す論理回路１に供給される。

こうして、クロック周期変換回路６０の出力信号線１７
０側の周期のクロック信号から、信号線１６０側の周期
のクロック信号へと変更が行われる。

発明の詳細 な説明したように、本発明によれば、ソフト命令により
クロック周期を自在に変更できる機能を提供する。これ
により、本発明によれば、ハードウェアにより実現され
た機能と、ソフト命令により実現された機能との両者に
よりデータが処理される装置にあって、ハードウェア部
の方がソフト命令部より実行時間が長く、それに合わせ
て命令部のクロック周期を長くしているような場合にお
いても、命令部のみのクロック周期を短くして、装置全
体の処理速度性能の向上を計れるという効果がある。

また、命令のみで機能を実現している場合であっても、
一部の実行時間の長い命令に合わせて、全体を遅くして
いるとき、その実行時間の長い命令を実行する前にクロ
ック周期を長くし、それ以外はクロック周期を短くする
ことにより装置の処理速度性能向上を計れるという効果
もある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は第１図の
クロック周期切り換え指示回路４０の詳細な構成を示す
図、第３図は第１図のクロック周期切り換え回路７０の
詳細な構成を示す図、第４図は本発明の詳細な説明する
ためのタイミング・チャート図である。 １・・論理回路部、 ２・・クロック周期変更回路、 １０・・主記憶回路、 ２０・・命令レジスタ、 ３０・・命令実行回路、 ４０・・クロック周期切り換え指示回路、５０・・発振
回路、 ６０・・クロック周期変換回路、 ７０・・クロック周期切り換え回路、 ４１〜４７．７１〜７３・・ゲート回路、４８． ４９． ７６． ７７　・ フリップフロップ、 ７４． ７５　・ ・選択回路。

Claims (1)

【特許請求の範囲】
1. （１）主記憶回路に格納されたソフト命令の実行により
   動作を制御する情報処理装置において、ソフト命令を格
   納する主記憶回路と、該主記憶回路から読み出したソフ
   ト命令を保持する命令レジスタと、該命令レジスタに保
   持されたソフト命令をハードウェアによるか、又はファ
   ームウェアにより実行する命令実行回路と、該命令実行
   回路からの指示によりクロック周期の切り換えを指示す
   るクロック周期切り換え指示回路と、発振回路と、２種
   類以上の異なる周期に変換するクロック周期変換回路と
   、クロック周期切り換え指示回路に従ってクロック周期
   を切り換えるクロック周期切り換え回路を含むことを特
   徴とした情報処理装置。