JPH0334309B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、磁気記録再生装置の回転系を制御す
るデイジタルサーボ装置に関するものである。

通常、VTRなどの磁気記録再生装置において
は電動機などの回転系を滑らかに、かつ安定に回
転させるために、自動周波数制御手段や自動位相
制御手段などが設けられている。磁気記録再生装
置の回転系を制御するサーボ装置は、これらの手
段を含めてデイジタル化が進み、制御出力にパル
ス幅変調信号などのデイジタル量が用いられてい
る。

本出願人は、先に特願昭55−89227号として、
第１図に示すようなデイジタルサーボ装置を出願
した。第１図において、１は回転体などの制御対
象，２は波形整形回路，３はゲート信号やラツチ
信号を発生する制御信号発生回路，４はANDゲ
ート，５は検出カウンタ，６はラツチ回路，７は
パルス幅変調回路，８は基準カウンタ，１１は低
域通過フイルタ，１２は駆動回路１４は検出カウ
ンタ５の所定計数値でトリガ信号を発生するトリ
ガ信号発生回路，１７はトリガ信号に同期したス
イツチ信号を発生するスイツチ信号発生回路であ
る。

次に、上記した構成の従来装置の動作を、第１
図の要部の波形を示す第２図を参照して説明す
る。まず、制御対象１より得られる被制御信号ａ
は、波形整形回路２を経て、比較信号ｂとして、
転送信号発生回路３に入力する。転送信号発生回
路３では、第２図１に示すような基準信号ｃと同
図２に示すような比較信号ｂとの位相差が検出さ
れ、同図３および７に示すようなその位相差に相
当するクロツクゲート信号ｄとラツチ信号ｆが出
力される。

このクロツクゲート信号ｄはANDゲート４に
入力され、検出カウンタ５に入力するクロツク信
号ｅをゲートする。これにより、検出カウンタ５
は、信号ｃと信号ｂの位相差に応じたパルス幅の
クロツクゲート信号ｄの期間だけ、クロツク信号
ｅを計数する。その後、クロツクゲート信号ｄが
ローレベルになつてANDゲート４が閉じると、
制御信号発生回路３より出力されるラツチ信号ｆ
により、検出カウンタ５の計数情報はラツチ回路
６に転送され保持される。

ラツチ信号ｆが出力されると、第２図３に示さ
れているように、クロツクゲート信号ｄは再び
ANDゲート４を開け、クロツク信号ｅを検出カ
ウンタ５に入力する。検出カウンタ５は、その計
数値が所定値になると、例えば、検出カウンタ５
の最上位桁およびその次の桁が“１”，“１”とな
つてANDゲート４′の２入力が“１”，“１”にな
ると自動的にANDゲート４を閉じてクロツク信
号ｅの入力を禁止する。

ここで、ラツチ回路６に保持された情報は、基
準カウンタ８の情報とともにパルス幅変調回路７
に入力される。パルス幅変調回路７では、ラツチ
回路６の情報に対応したパルス幅を有し基準カウ
ンタ８のビツトQnの周期を有する第２図１０に
示すようなパルス幅変調信号（以下、PWM信号
と略す）ｇを出力する。このPWM信号ｇは次段
の低域通過フイルタ１１を経て駆動回路１２に入
力された制御対象１を制御駆動する。

ここに、第２図Ａに示されているように、比較
信号ｂが基準位相信号ｃに対して所定の位相にあ
る時には、PWM信号ｇのデユーテイは、50％に
設定されている。

次に、制御対象１の位相が所定の位相と異なつ
た場合の動作を説明する。いま、第２図Ｂに示さ
れているように、制御対象１の位相、つまり比較
信号ｂの位相が進んだとする。そうすると、クロ
ツクゲート信号ｄのゲート幅は、小さくなり、検
出カウンタ５に入力されるクロツク数は少なくな
る。このため、検出カウンタ５の計数値は所定値
より少さくなり、ラツチ回路６に保持される情報
も所定の計数値より小さくなる。

したがつて、パルス幅変調回路７の出力である
PWM信号ｇは、第２図の状態Ｂの信号ｇのよう
にデユーテイの小さい信号となる。このため、低
域通過フイルタ１１の出力の直流電圧は所定値よ
り低くなり、制御対象１の位相は遅らされ、所定
位相になるように動作する。

同様にして制御対象１の位相が所定の位相より
遅れた場合には、以上の各部の動作は、上記と反
対方向となる。その結果、PWM信号ｇのデユー
テイは大きくなり、制御対象１の位相は進められ
る。

ここで、制御信号発生回路３，パルス幅変調回
路７およびスイツチ信号発生回路１７の構成、な
らびにこれらの動作を順次説明する。

先ず、制御信号発生回路３について説明する。
制御信号発生回路３には、比較信号ｂ，基準信号
ｃおよびクロツク信号ｊが入力している。

制御信号発生回路３は、比較信号ｂと基準信号
ｃの位相差に比例したパルス幅のクロツクゲート
信号ｄを発生し、ANDゲート４を介してクロツ
ク信号ｅを検出カウンタ５に入力する。クロツク
信号ｅが前記位相差に比例したパルス幅の期間入
力した後ANDゲート４が閉じると検出カウンタ
５へのクロツク入力が停止し、その情報が維持さ
れる。この停止期間の設定は、クロツク信号ｊに
より決められている。この停止期間中に、ラツチ
信号ｆが出力され、検出カウンタ５の情報がラツ
チ回路６に転送され保持される。

ラツチ信号ｆが出力された後、クロツクゲート
信号ｄは、再び“Ｈ”となり、クロツク信号ｅを
検出カウンタ５に入力する。つまり、検出カウン
タ５は比較信号ｂと基準信号ｃの位相差情報を計
数後一旦計数を停止し、ラツチ信号ｆの発生後、
再び計数を始める。ここでラツチ信号ｆの発生時
にこの検出カウンタ５の動作を一旦停止する理由
は、ラツチ信号ｆにより、検出カウンタ５の情報
を正確にラツチ回路６に転送するためである。

なお、転送信号発生回路の詳細な構成について
は、本発明の実施例の説明の所で述べるのでここ
では説明を省略する。

次に、パルス幅変調回路７について説明する。
ラツチ回路６の情報と基準カウンタ８の情報はそ
れぞれ、パルス幅変調回路７に入力され、各々対
応するビツト毎に、排他的論理和ゲート９a₁〜９
a_oから構成される排他的論理和群（以後、Ex−
OR群と略す）９またはこれと同様な論理構成の
検出回路で比較される。これらのEx−OR群９の
出力は全てNORゲート１０に入力されさらにそ
の出力は一致信号ｈとしてＴ型フリツプフロツプ
（以後、Ｔ−FFと略す）１３のリセツト端子Ｒに
入力される。一方、このＴ−FF１３のＴ入力信
号ｉには、基準カウンタ８のビツトQnが使用さ
れている。

以上の構成を有するパルス幅変調回路７におい
て、Ｔ−FF１３の出力、すなわちPWM信号ｇ
は、基準カウンタ８の出力Qnの立ち下がり端で
“Ｈ”に反転し、NORゲート１０からの一致信号
ｈで“Ｌ”になる。

以上のように、パルス幅変調回路７では、ラツ
チ回路６の情報と基準カウンタ８の各ビツト出力
とが比較され、基準カウンタ８の周波数に対応
し、かつラツチ情報にしたがつたパルス幅の
PWM信号ｇが出力される。なお、PWM信号ｇ
の周波数は基準カウンタ８のビツトQnの周波数
で決定される。

最後に、スイツチ信号発生回路１７について説
明する。一般に、検出カウンタ５がスタートして
から所定時間後、又は、所定数のクロツク信号ｅ
が入力した後、スイツチ信号ｐを反転する必要が
ある。たとえば、VTRのドラムモータ制御にお
いては、ビデオヘツド切り換え信号としてこのス
イツチ信号ｐが必要である。

さて、スイツチ信号発生回路１７において、検
出カウンタ５の各ビツト出力はトリガ信号発生回
路１４に入力しており、回路内部のゲート群によ
つて、トリガ信号ｋがクロツク信号ｅの入力後所
定のタイミングで発生される。通常、信号ｋは、
クロツク信号ｅの入力後短時間で発生され、第２
図５と３の信号ｋとｄを比べて見れば明らかなよ
うに、検出カウンタ５が停止する時刻より十分早
いタイミングで発生される。

しかし、大きな負荷変動が加えられたような時
には、信号ｂと信号ｃの位相差が変動し、検出カ
ウンタ５の内容をラツチ回路６に移すために検出
カウンタ５を停止させる期間が、第３図ｃのよう
に、トリガ信号ｋの発生タイミングより早くなる
ことがある。この場合、トリガ信号ｋはこの停止
期間（第３図の期間T₁）分だけ遅れて発生する
ことになる。通常、この停止期間T₁は、検出カ
ウンタ５が計数スタート後信号ｋが出力されるま
での期間（第３図の期間T₂）に比べてはるかに
長い。このため信号ｋは正規のタイミングより大
幅に遅れて発生されることになり、この信号ｋに
よりスイツチ信号ｐを発生させると、スイツチ信
号ｐの位相は、その分だけ大きく変動することに
なる。

特に、ラツチ信号ｆの発生のための検出カウン
タ５の停止時期が、本来の信号ｋの発生時期とわ
ずかな差で前後し変動する場合には、スイツチ信
号ｐの反転のタイミングが正規のタイミングであ
つたり、検出カウンタ５の停止期間分だけ遅れた
タイミングであつたりする。このため、このスイ
ツチ信号ｐをビデオヘツド切り換え信号として使
用すると、ヘツド切り換え時期が前記した信号ｋ
の発生タイミングに応じて大きく変動し、非常に
見づらい画面が再生されるという欠点があつた。

本発明の目的は、上記した従来技術の欠点をな
くし、安定な、スイツチ信号を供給することので
きるデイジタルサーボ装置を提供するにある。

本発明は、デイジタルサーボ装置において、ス
イツチ信号発生回路の入力として、制御対象の目
標値からの誤差に応じたデイジタル信号を出力す
るデイジタル検出器の計数が所定値になつた時に
出力されるトリガ信号と、ラツチ信号発生時のデ
イジタル検出器停止信号の論理和信号を用い、前
記デイジタル検出器の情報より得られるトリガ信
号よりも前記停止信号が先に出力される状態にお
いては、前記スイツチ信号発生回路の入力として
前記トリガ信号に代えて前記停止信号を用いるよ
うにした点に特徴がある。

以下、本発明の一実施例を第４図により説明す
る。第４図において、１５はORゲート，１６は
RS型フリツプフロツプ（以後RS−FFと略す）
を示し、その他の符号は第１図と同じものまたは
同じ機能を有するものを示す。また、第５図は第
４図の要部波形を示す。

本実施例の動作を説明する前に、先ず制御信号
発生回路３について、第６図，第７図で説明す
る。第６図は制御信号発生回路３の一具体例を示
し、第７図はその主要部の波形を示す。第６図に
おいて、２１，２２，２３および２４はＴ−FF
を示し、これらのＴ−FFはトリガ端子Ｔに入力
する信号の立下りでトリガされる。

今、ANDゲート２５に、第４図１，２に示す
ような比較信号ｂと基準信号ｃが入力したとする
と、ANDゲート２５出力ｖは第７図３のような
両者の位相差に相当するパルス幅を有する信号に
なる。一方、ANDゲート２６の一方の入力端子
に同図４に示されるクロツク信号ｊが入力する
と、Ｔ−FF２１〜２３はそれぞれＴ入力信号の
立下りでトリガされ、それぞれのＱ端子出力は同
図５，６，７に示すような波形になる。

このため、制御信号発生回路３から、第４図の
ANDゲート４に出力されるクロツクゲート信号
ｄは第７図９のような波形になる。すなわち、比
較信号ｂと基準信号ｃとの位相差に対応するパル
ス幅を有する信号が出力された後、検出カウンタ
５の内容をラツチ回路６にラツチするために、一
定の期間検出カウンタ５にクロツク信号ｅが取込
まれないようにされる。この一定の停止期間が過
ぎると、再びクロツクゲート信号ｄは“Ｈ”とな
り、検出カウンタ５にクロツク信号ｅが取込まれ
始める。

また、制御信号発生回路３から第４図のORゲ
ート１５に出力される停止信号ｌは、第７図８に
示されるような波形になり、前記クロツクゲート
信号ｄの“Ｌ”の期間、すなわち、前記検出カウ
ンタ５にクロツク信号ｅが取込まれるのを停止す
る停止期間の間だけ“Ｈ”レベルとなる信号であ
る。さらに、検出カウンタ５の内容をラツチ回路
６にラツチするのに用いられるラツチ信号ｆは、
第７図１１に示されるような波形になる。ラツチ
回路６はラツチ信号ｆの立下りでラツチされるの
で、丁度前記信号ｄの“Ｌ”の期間、すなわち前
記停止期間中に、検出カウンタ５の内容がラツチ
回路６にラツチされることになる。

次に、本実施例の動作を第４図と第５図で説明
する。本実施例において、スイツチ信号発生回路
１７以外は、構成，動作の両方共、第１図の従来
例と同じであり、すでに説明されているので、こ
こではスイツチ信号発生回路１７に関係する動作
のみを説明することにする。

トリガ信号発生回路１４は、第５図３に示され
ているように、クロツクゲート信号ｄが“Ｈ”レ
ベルになつて検出カウンタ５にクロツク信号ｅが
入力し始めると、すぐにトリガ信号ｋを出力す
る。また、転送信号発生回路３からは、前述した
ように、検出カウンタ５の停止期間のみ“Ｈ”レ
ベルとなる停止信号ｌが出力される。これらの信
号ｋとｌはORゲート１５に入力し、第５図６に
示されるORゲート１５の出力ｍは、RS−FF１
６のＲ（リセツト）端子に入力する。一方、RS−
FF１６のＳ（セツト）端子には波形整形回路２か
ら出力された信号ｂと所定の位相差のある信号ｎ
が入力する。

このため、正常時、つまり第５図に示されてい
るように、トリガ信号ｋの発生タイミングが検出
カウンタ５の停止期間開始時点より早い時には
RS−FF１６は次のような動作をする。先ず、
RS−FF１６のＲ端子にORゲート１５を通つた
トリガ信号ｋが入力すると、RS−FF１６はリセ
ツトされる。続いて停止信号ｌがORゲート１５
を通つてRS−FF１６のＲ端子に入力するが、
RS−FF１６はすでにリセツトされているので、
リセツトされたままである。次いで、比較信号ｂ
より所定の位相遅れた信号ｎがRS−FF１６のリ
セツト端子に入力する。これによつて、RS−FF
１６はセツトされる。以上のことが繰返し行なわ
れる。したがつて、RS−FF１６からは、第５図
８に示されているようなトリガ信号ｋと信号ｎに
より制御されるスイツチ信号ｐが出力される。

次に、負荷の変動等により、ラツチ位相が変動
し、第５図のＥに示されているように、トリガ信
号ｋの立下りが検出カウンタ５の停止期間開時点
より遅くなつた時、すなわち、停止信号ｌの立上
りがトリガ信号ｋの立上りより早くなつた場合に
ついて説明する。この場合には、信号ｎがＳ端子
に入力することによつてセツトされたRS−FF１
６は、トリガ信号ｋより早いタイミングでＲ端子
に入力する停止信号ｌの立上りによつてリセツト
される。トリガ信号ｋは停止信号ｌより遅くRS
−FF１６のＲ端子に入力するので、トリガ信号
ｋがＲ端子に入力した時にはRS−FF１６は停止
信号ｌの立上りによりすでにリセツトされた後で
ある。

このため、RS−FF１６のＱ出力であるスイツ
チ信号ｐは停止信号ｌと信号ｎにより制御される
ことになる。

なお、第５図の状態Ｄから状態Ｅの移行時にお
いては、RS−FF１６のＲ端子入力としての信号
ｍの立上りはトリガ信号ｋから停止信号ｌになめ
らかに移行する。つまり、正常な状態Ｄにおいて
は、RS−FF１６のリセツトはトリガ信号ｋの立
上りで行なわれ、異常状態Ｅにおいては、RS−
FF１６のリセツトは停止信号ｌの立上りで行な
われるが、この信号ｋからｌへの切換りはトリガ
信号ｋの立上りと停止信号ｌの立上りの時点が一
致した直後に行なわれるのでなめらかに行なわれ
る。

したがつて、本実施例によれば、検出カウンタ
５の停止開始がトリガ信号ｋの発生時期とわずか
な差で前後した場合においても、スイツチ信号ｐ
の立上りが大きく変動することはなく安定なスイ
ツチ信号ｐを例えばヘツド切換信号としてビデオ
ヘツドに供給することができる。

以上のように、本発明によれば、検出カウンタ
の情報によつて出力されるトリガ信号より、ラツ
チ信号発生時の検出カウンタ停止時期がはやくな
つた場合にも、スイツチ信号の大きな変動のな
い、安定なデイジタルサーボ装置を提供すること
ができるという大きな効果がある。

【図面の簡単な説明】

第１図は、従来技術におけるデイジタルサーボ
装置のブロツク図、第２図，第３図は、第１図の
動作を説明するための要部波形図、第４図は、本
発明の一実施例を示す回路図、第５図は第４図の
要部波形図、第６図は制御信号発生回路の一具体
例を示すブロツク図、第７図は第６図の要部波形
図である。 ３…制御信号発生回路、５…検出カウンタ、６
…ラツチ回路、７…パルス幅変調回路、１４…ト
リガ信号発生回路、１７…スイツチ信号発生回
路。

Claims (1)

1. 【特許請求の範囲】 １ 所定の周波数で、位相が変動する比較信号を
   発生する制御対象１と、 上記比較信号と基準信号とを位相比較して、 制御対象の位相変動を抑圧する制御系と、 ビデオヘツド用スイツチ信号を発生するスイツ
   チ信号発生回路とからなり、 上記制御系は、 上記基準信号よりは充分に周波数が高いクロツ
   クを計数する基準カウンタ８と、 ゲート信号に応じて開閉されるゲート回路４
   と、ゲート回路を介して供給される上記クロツク
   を計数する検出カウンタ５と、 上記ゲート回路を、上記基準信号の到来により
   開状態にし、上記比較信号の到来により閉状態に
   し、その後所定時間経過後再び開状態にし、検出
   カウンタが最大値まで計数すると次の上記基準信
   号の到来まで再び閉状態にするゲート信号を発生
   するゲート信号発生回路３と、 上記ゲート回路が閉じた状態にある上記所定時
   間の間に上記比較信号の到来時における検出カウ
   ンタの計数値をラツチするラツチ回路６と、 ラツチ回路にラツチされた計数値と基準カウン
   タの計数値とを比較して、２つの計数値の一致に
   より定まるパルス幅をもつパルス幅変調信号を発
   生するパルス幅変調回路７と、 上記パルス幅変調信号に応じて上記制御対象を
   駆動する駆動回路１２とからなり、 上記スイツチ信号発生回路は、 上記比較信号の発生に応じて発生するパルスｌ
   と検出カウンタがその最大値よりも小さい所定値
   を計数したときに発生するパルスｋとが供給され
   るオア回路１５と、 上記オア回路の出力ｍが供給される第１端子と
   上記比較信号より所定の位相遅れた信号ｎが供給
   される第２端子とを有し、第１端子にパルスが供
   給されたときは第１状態となり、第２端子にパル
   スが供給されたときは第２状態となるフリツプフ
   ロツプ１６とからなる ことを特徴とするデイジタルサーボ装置。