JPH034541A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH034541A JPH034541A JP1140477A JP14047789A JPH034541A JP H034541 A JPH034541 A JP H034541A JP 1140477 A JP1140477 A JP 1140477A JP 14047789 A JP14047789 A JP 14047789A JP H034541 A JPH034541 A JP H034541A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating resin
- wiring board
- conductor wiring
- vacuum bag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、各種電子機器に利用される半導体装置の製造
方法に関するものである。
方法に関するものである。
従来の技術
従来の技術を第２図（ａ）〜（ｃ）とともに説明する。
まず第２図（２Ｌ）に示すように、七うピンク、ガラス
。
。
ガラスエポキシ等によりなる配線基板１の導体配線２を
有する面に絶縁性樹脂５を塗布する。導体配線２はＣｒ
−人Ｕ、ムｌ、Ｃｕ、ｉ切等であり、絶縁性樹脂５は熱
硬化型又は紫外線硬化型のエポキシ。
有する面に絶縁性樹脂５を塗布する。導体配線２はＣｒ
−人Ｕ、ムｌ、Ｃｕ、ｉ切等であり、絶縁性樹脂５は熱
硬化型又は紫外線硬化型のエポキシ。
シリコーン、アクリル等である。次に第２図（ｂ）に示
すように半導体素子３の突起電極４と導体配線２とを一
致させ、半導体素子３を加圧体６で加圧し、配線基板１
に押し当てる。突起電極４はムＥ。
すように半導体素子３の突起電極４と導体配線２とを一
致させ、半導体素子３を加圧体６で加圧し、配線基板１
に押し当てる。突起電極４はムＥ。
ムｕ、Ｃｕ 等である。この時、導体配線２上の絶縁性
樹脂６は周囲に押し出され、半導体素子３の突起電極４
と導体配線２は電気的に接触する。次に半導体素子３を
加圧した状態で上部より紫外線７を照射することにより
、半導体素子３周縁の絶縁性樹脂６を硬化させ仮固定す
る。上記の方法で複数個の半導体素子３が仮固定された
配線基板１を第２図（Ｃ）に示すように、ナイロン、ポ
リプロピレン等からなる真空袋８内に入れ、真空包装し
、複数個の半導体素子３全てに大気圧による均等な圧力
を加える。この状態のまま加熱することによって絶縁性
樹脂５全体を硬化させ、その接着力により半導体素子３
の突起電極４と導体配線２との電気的接続と、半導体素
子３の機械的保持とが完了される。なお、真空包装後に
圧力容器等に入れ、大気圧以上もしくは以下の圧力を加
えることも可能である。
樹脂６は周囲に押し出され、半導体素子３の突起電極４
と導体配線２は電気的に接触する。次に半導体素子３を
加圧した状態で上部より紫外線７を照射することにより
、半導体素子３周縁の絶縁性樹脂６を硬化させ仮固定す
る。上記の方法で複数個の半導体素子３が仮固定された
配線基板１を第２図（Ｃ）に示すように、ナイロン、ポ
リプロピレン等からなる真空袋８内に入れ、真空包装し
、複数個の半導体素子３全てに大気圧による均等な圧力
を加える。この状態のまま加熱することによって絶縁性
樹脂５全体を硬化させ、その接着力により半導体素子３
の突起電極４と導体配線２との電気的接続と、半導体素
子３の機械的保持とが完了される。なお、真空包装後に
圧力容器等に入れ、大気圧以上もしくは以下の圧力を加
えることも可能である。
発明が解決しようとする課題
以上のように従来の技術では、半導体素子３と真空袋８
が直接接触している為、前記半導体素子３を、前記真空
袋８から取り外す際に発生する静電気により、前記半導
体素子３が静電破壊することがあった。
が直接接触している為、前記半導体素子３を、前記真空
袋８から取り外す際に発生する静電気により、前記半導
体素子３が静電破壊することがあった。
課題を解決するだめの手段
本発明は、真空袋の内面に帯電防止体を設けたものであ
る。
る。
作用
上記方法により、真空袋から半導体素子を取り外す際に
発生する静電気を防止し、半導体素子の静電破壊を未然
に防ぐことが出来るものである。
発生する静電気を防止し、半導体素子の静電破壊を未然
に防ぐことが出来るものである。
実施例
本発明の一実施例を第１図とともに説明する。
まず第１図（２Ｌ）に示す様に、セラミック、ガラス。
エポキシ等よシなる配線基板１１の半導体素子１３を固
着する部分に導体配線１２上をも含んでエポキシ、シリ
コーン、アクリル等よりなる絶縁性樹脂１５を塗布すＺ
・、１導体配線１２はＣｒ Ａ ｕ 、Ａａ ｌ１ｔ
ｏ等よりなる。
着する部分に導体配線１２上をも含んでエポキシ、シリ
コーン、アクリル等よりなる絶縁性樹脂１５を塗布すＺ
・、１導体配線１２はＣｒ Ａ ｕ 、Ａａ ｌ１ｔ
ｏ等よりなる。
次に第１図（′ｂ）に示すように、半導体素子１３の突
起電極１４と、導体配線１２を一致させ半導体素子１３
を配線基板１１に加圧圧１６により加圧する。突起電極
１４はＪＪ、Ａｕ、Ｃｕ等である。この時、導体配線プ
２上の絶縁性樹脂１５は周囲に押し出され、上部より紫
外線１７を照射することによって半導体素子１３の周縁
部の絶縁性樹脂１５を硬化させ、仮固定する。上記の方
法で複数個の半導体素子１３が仮固定きれた配線基板１
１を、第１図（Ｃ）に示すように、内側に帯電防止機能
を備えた帯電防止層１９を塗った真空袋１８内に入れ、
真空包装する。この状態のまま加熱することによって、
絶縁性樹脂１５全体を硬化させ、その接着力により、半
導体素子１３の突起電極１４と、導体配線１２との電気
的接続と、半導体素子１３の機械的保持が完了さｔ、且
つ前記半導体素子１３を真空袋１８から取シ出す際に、
静電気の発生がなく、前記半導体素子１３を静電破壊す
ることがなくなる。
起電極１４と、導体配線１２を一致させ半導体素子１３
を配線基板１１に加圧圧１６により加圧する。突起電極
１４はＪＪ、Ａｕ、Ｃｕ等である。この時、導体配線プ
２上の絶縁性樹脂１５は周囲に押し出され、上部より紫
外線１７を照射することによって半導体素子１３の周縁
部の絶縁性樹脂１５を硬化させ、仮固定する。上記の方
法で複数個の半導体素子１３が仮固定きれた配線基板１
１を、第１図（Ｃ）に示すように、内側に帯電防止機能
を備えた帯電防止層１９を塗った真空袋１８内に入れ、
真空包装する。この状態のまま加熱することによって、
絶縁性樹脂１５全体を硬化させ、その接着力により、半
導体素子１３の突起電極１４と、導体配線１２との電気
的接続と、半導体素子１３の機械的保持が完了さｔ、且
つ前記半導体素子１３を真空袋１８から取シ出す際に、
静電気の発生がなく、前記半導体素子１３を静電破壊す
ることがなくなる。
発明の効果
本発明の効果を以下に示す。
すなわち本発明によれば、真空袋から半導体素子を取り
外す際に、静電気が発生することがなくなるので、半導
体素子の静電破壊を防ぐことが出来る。
外す際に、静電気が発生することがなくなるので、半導
体素子の静電破壊を防ぐことが出来る。
第１図（ａ）〜（Ｃ）は、本発明の半導体装置の製造方
法の一実施例を示す各工程の断面図、第２図（２Ｌ）〜
（Ｃ）は従来の技術を示す各工程の断面図である。 １１・・・・・・配線基板、１２・・・・・・導体配線
、１３・・・・・・半導体素子、１４・・・・・・突起
電極、１５・・・・・・絶縁性樹脂、１６・・・・・・
加圧体、１７・・・・・・紫外線、１８・・・・・・真
空袋、１９・・・・・・帯電防止層。
法の一実施例を示す各工程の断面図、第２図（２Ｌ）〜
（Ｃ）は従来の技術を示す各工程の断面図である。 １１・・・・・・配線基板、１２・・・・・・導体配線
、１３・・・・・・半導体素子、１４・・・・・・突起
電極、１５・・・・・・絶縁性樹脂、１６・・・・・・
加圧体、１７・・・・・・紫外線、１８・・・・・・真
空袋、１９・・・・・・帯電防止層。
Claims (1)
- 導体配線を有した配線基板上に、絶縁性樹脂により半導
体素子を接着したものを、内面に帯電防止体を設けた真
空袋内に収納させ、気圧を用い前記半導体素子と配線基
板を加圧した状態で前記絶縁性樹脂の硬化させる半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140477A JPH034541A (ja) | 1989-06-01 | 1989-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140477A JPH034541A (ja) | 1989-06-01 | 1989-06-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH034541A true JPH034541A (ja) | 1991-01-10 |
Family
ID=15269518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1140477A Pending JPH034541A (ja) | 1989-06-01 | 1989-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034541A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578518A (en) * | 1993-12-20 | 1996-11-26 | Kabushiki Kaisha Toshiba | Method of manufacturing a trench isolation having round corners |
-
1989
- 1989-06-01 JP JP1140477A patent/JPH034541A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578518A (en) * | 1993-12-20 | 1996-11-26 | Kabushiki Kaisha Toshiba | Method of manufacturing a trench isolation having round corners |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5383997A (en) | Method of handling electronic component chips | |
| US6894380B2 (en) | Packaged stacked semiconductor die and method of preparing same | |
| US20040171192A1 (en) | Semiconductor integrated circuit card manufacturing method, and semiconductor integrated circuit card | |
| JPH034541A (ja) | 半導体装置の製造方法 | |
| JPH0519306B2 (ja) | ||
| JPS5857721A (ja) | コイル製造法 | |
| JPH0558660B2 (ja) | ||
| US3594897A (en) | Method of constructing a magnetic core memory plane | |
| JPH0243718A (ja) | コンデンサの外装方法 | |
| EP0736225A1 (en) | Method of attaching integrated circuit dies by rolling adhesives onto semiconductor wafers | |
| JPH04247640A (ja) | 半導体装置の製造方法 | |
| JPS61225891A (ja) | 半導体実装方法 | |
| JPH01220801A (ja) | チップ状電気素子 | |
| JPS63198351A (ja) | 半導体ウエハ貼付け方法 | |
| JPS6186248A (ja) | ダイシングフイルム | |
| JPS60245260A (ja) | 半導体素子 | |
| JP2836166B2 (ja) | チツプキヤリア | |
| JPH0244742A (ja) | 半導体装置の製造方法 | |
| JPH01149430A (ja) | 半導体装置の製造方法 | |
| JPH03174743A (ja) | 半導体装置 | |
| JPH0718566Y2 (ja) | テーピング装置 | |
| JPH0516583A (ja) | Ｉｃカード及びｉｃカードの製造方法 | |
| JPS6214100B2 (ja) | ||
| JPH01231357A (ja) | 樹脂封止型半導体装置 | |
| JPS6059105B2 (ja) | 静電吸着装置の製造方法 |