JPH0347003B2 - - Google Patents
Info
- Publication number
- JPH0347003B2 JPH0347003B2 JP59203700A JP20370084A JPH0347003B2 JP H0347003 B2 JPH0347003 B2 JP H0347003B2 JP 59203700 A JP59203700 A JP 59203700A JP 20370084 A JP20370084 A JP 20370084A JP H0347003 B2 JPH0347003 B2 JP H0347003B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- oscillation circuit
- terminal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路特にマイクロコンピ
ユータの発振回路に関し、端子ピン数を可及的に
減少させようとするものである。
ユータの発振回路に関し、端子ピン数を可及的に
減少させようとするものである。
１チツプマイクロコンピユータではクロツク発
振器は増幅器をチツプ（半導体基板）内に構成
し、水晶振動子又はCR素子は外付けする構成を
とつている。第２図ａは水晶発振回路の場合、同
図ｂはCR発振回路の場合で、１０，１２は増幅
器（奇数段からなり入、出力間では、インバー
タ）、１８，２０は端子ピンであり、これらは図
示のように接続される。CR発振回路の場合増幅
器１２はヒステリシスを持ち、水晶発振回路の場
合増幅器１０はヒステリシスを持たず代つて
1MΩ程度の抵抗１６で弱い負帰還がかかつてい
る。ｃ，ｄは所要部品を外付けした状態を示し、
ｃは水晶発振回路で２２はその水晶振動子、２
４，２６はコンデンサである。ｄはCR発振回路
で２８はその抵抗、３０はコンデンサである。
振器は増幅器をチツプ（半導体基板）内に構成
し、水晶振動子又はCR素子は外付けする構成を
とつている。第２図ａは水晶発振回路の場合、同
図ｂはCR発振回路の場合で、１０，１２は増幅
器（奇数段からなり入、出力間では、インバー
タ）、１８，２０は端子ピンであり、これらは図
示のように接続される。CR発振回路の場合増幅
器１２はヒステリシスを持ち、水晶発振回路の場
合増幅器１０はヒステリシスを持たず代つて
1MΩ程度の抵抗１６で弱い負帰還がかかつてい
る。ｃ，ｄは所要部品を外付けした状態を示し、
ｃは水晶発振回路で２２はその水晶振動子、２
４，２６はコンデンサである。ｄはCR発振回路
で２８はその抵抗、３０はコンデンサである。
このように従来方式ではクロツク発振回路は端
子ピン２個を使用しており、既知のように集積回
路装置では端子ピンは１個でも少ないのが望まれ
るので、問題である。
子ピン２個を使用しており、既知のように集積回
路装置では端子ピンは１個でも少ないのが望まれ
るので、問題である。
水晶発振回路では、水晶振動子は増幅器１０の
入、出力端間に接続されるので端子ピン２個使用
は避けられない。これに対しCR発振回路では増
幅器１２の入、出力端間に接続されるのは抵抗
で、コンデンサは入力端とグランド間に接続され
る。抵抗なら内蔵可能である。
入、出力端間に接続されるので端子ピン２個使用
は避けられない。これに対しCR発振回路では増
幅器１２の入、出力端間に接続されるのは抵抗
で、コンデンサは入力端とグランド間に接続され
る。抵抗なら内蔵可能である。
本発明はかゝる点に着目するものであつて、端
子ピンが１個で済む発振回路を提供しようとする
ものである。また水晶発振回路、CR発振回路な
どに必要に応じて切換可能にすることを他の目的
とする。
子ピンが１個で済む発振回路を提供しようとする
ものである。また水晶発振回路、CR発振回路な
どに必要に応じて切換可能にすることを他の目的
とする。
本発明の半導体集積回路は、第１、第２の端子
と、水晶発振用増幅器及び該増幅器の入、出力端
子間に接続される帰還抵抗素子と、CR発振用増
幅器及び該増幅器の入、出力端子間に接続される
帰還抵抗素子と、入力又は出力データ用の増幅器
とが同一半導体基板に形成され、前記第１、第２
の端子と前記各増幅器間の配線パターンの選択的
変更により、水晶発振回路及びCR発振回路の一
方が構成され、水晶発振回路を形成するための配
線パターンは、前記第１、第２の端子間に前記水
晶発振用の増幅器及び帰還抵抗素子とを接続する
パターンであり、CR発振回路を形成するための
配線パターンは、前記第１の端子に前記CR発振
用の増幅器の入力を接続し、第２の端子に前記入
力又は出力用データ増幅器の入力端又は出力端を
接続するパターンであることを特徴とするもので
ある。
と、水晶発振用増幅器及び該増幅器の入、出力端
子間に接続される帰還抵抗素子と、CR発振用増
幅器及び該増幅器の入、出力端子間に接続される
帰還抵抗素子と、入力又は出力データ用の増幅器
とが同一半導体基板に形成され、前記第１、第２
の端子と前記各増幅器間の配線パターンの選択的
変更により、水晶発振回路及びCR発振回路の一
方が構成され、水晶発振回路を形成するための配
線パターンは、前記第１、第２の端子間に前記水
晶発振用の増幅器及び帰還抵抗素子とを接続する
パターンであり、CR発振回路を形成するための
配線パターンは、前記第１の端子に前記CR発振
用の増幅器の入力を接続し、第２の端子に前記入
力又は出力用データ増幅器の入力端又は出力端を
接続するパターンであることを特徴とするもので
ある。
第１図で説明すると、本発明では図示のように
増幅器１０，１２，１４、抵抗１６，２８、端子
ピン１８，２０をチツプ即ち半導体基板に構成し
ておき、CR発振回路の場合はａの如くまた水晶
発振回路の場合はｂの如く結線する。即ちａの場
合は抵抗２８を増幅器１２の入、出力端間に接続
し、該増幅器の入力端は端子ピンに接続し、また
増幅器１４の入力端を端子ピン２０に接続する。
またｂの場合は抵抗１６を増幅器１０の入、出力
端間に接続し、該増幅器の入力端は端子ピン１８
に、出力端は端子ピン２０に接続し、その他は未
結線とする。ａ，ｂの切換えは配線用マスクパタ
ーンを変えることにより容易に実現できる。増幅
器１０，１２は前述のように入、出力端間で見れ
ばインバータとなつているものであり、そして増
幅器１２はヒステリシス特性を持つ。増幅器１４
はインバータである必要はなく通常の増幅器又は
バツフアでよい。増幅器１０の帰還抵抗１６は
1MΩ程度の高抵抗、増幅器１２の帰還抵抗即ち
CR素子の該Ｒは２〜5KΩの低抵抗である。
増幅器１０，１２，１４、抵抗１６，２８、端子
ピン１８，２０をチツプ即ち半導体基板に構成し
ておき、CR発振回路の場合はａの如くまた水晶
発振回路の場合はｂの如く結線する。即ちａの場
合は抵抗２８を増幅器１２の入、出力端間に接続
し、該増幅器の入力端は端子ピンに接続し、また
増幅器１４の入力端を端子ピン２０に接続する。
またｂの場合は抵抗１６を増幅器１０の入、出力
端間に接続し、該増幅器の入力端は端子ピン１８
に、出力端は端子ピン２０に接続し、その他は未
結線とする。ａ，ｂの切換えは配線用マスクパタ
ーンを変えることにより容易に実現できる。増幅
器１０，１２は前述のように入、出力端間で見れ
ばインバータとなつているものであり、そして増
幅器１２はヒステリシス特性を持つ。増幅器１４
はインバータである必要はなく通常の増幅器又は
バツフアでよい。増幅器１０の帰還抵抗１６は
1MΩ程度の高抵抗、増幅器１２の帰還抵抗即ち
CR素子の該Ｒは２〜5KΩの低抵抗である。
第１図ａで端子ピン１８にコンデンサ３０即ち
CR素子のＣを接続すると第２図ｄと同じ回路構
成となり、CR発振回路が得られる。この場合外
付けするのはコンデンサ３０のみであるから、
こゝではＣ発振回路と呼ぶ。端子ピン２０はＣ発
振回路の場合は遊びになるので、これをマイクロ
コンピユータの他の端子例えばデータ端子とする
ことができる。入力データ用なら増幅器１４は図
示極性でよく、出力データ用なら逆極性にする。
つまり増幅器１４はレシーバ／トランスミツタの
機能を有する。
CR素子のＣを接続すると第２図ｄと同じ回路構
成となり、CR発振回路が得られる。この場合外
付けするのはコンデンサ３０のみであるから、
こゝではＣ発振回路と呼ぶ。端子ピン２０はＣ発
振回路の場合は遊びになるので、これをマイクロ
コンピユータの他の端子例えばデータ端子とする
ことができる。入力データ用なら増幅器１４は図
示極性でよく、出力データ用なら逆極性にする。
つまり増幅器１４はレシーバ／トランスミツタの
機能を有する。
第１図ｂで水晶振動子２２の両端を端子ピン１
８と２０に接続し、これらの端子ピンとグランド
との間にコンデンサ２４，２６を接続すると、第
２図ｃと同じになり、水晶発振回路が得られる。
この場合は端子ピンに余りは発生せず、データ入
出力などに利用はできない。
８と２０に接続し、これらの端子ピンとグランド
との間にコンデンサ２４，２６を接続すると、第
２図ｃと同じになり、水晶発振回路が得られる。
この場合は端子ピンに余りは発生せず、データ入
出力などに利用はできない。
第１図に示すように増幅器１０，１２，２４、
及び抵抗１６，２８を予めチツプに形成しておけ
ば、第１図ａのＣ発振回路、第１図ｂの水晶発振
回路、それに図示しないが第１図ａで抵抗２８は
外付けする（２８は１２から切離し、別に抵抗を
１８，２０間に接続し、端子２０と１４との接続
は断ち、端子２０と１２の出力端を接続する）よ
うにしてCR発振回路を構成でき、融通性のある
回路構成とすることができる。勿論Ｃ発振回路と
する場合は第１図ａで増幅器１０及び抵抗１６を
除いて、増幅器１２，１４（場合により１４は省
略）、抵抗２８のみとしてよい。
及び抵抗１６，２８を予めチツプに形成しておけ
ば、第１図ａのＣ発振回路、第１図ｂの水晶発振
回路、それに図示しないが第１図ａで抵抗２８は
外付けする（２８は１２から切離し、別に抵抗を
１８，２０間に接続し、端子２０と１４との接続
は断ち、端子２０と１２の出力端を接続する）よ
うにしてCR発振回路を構成でき、融通性のある
回路構成とすることができる。勿論Ｃ発振回路と
する場合は第１図ａで増幅器１０及び抵抗１６を
除いて、増幅器１２，１４（場合により１４は省
略）、抵抗２８のみとしてよい。
以上詳細に説明したように本発明ではＣ発振回
路構成として端子ピンを１個節約することがで
き、実用上有効である。
路構成として端子ピンを１個節約することがで
き、実用上有効である。
第１図は本発明を説明する回路図、第２図は従
来例を示す回路図である。 図面で１２はヒステリシスを持つ増幅器、２８
は抵抗、１８は端子ピン、３０はコンデンサ、１
０は水晶発振回路用の増幅器、１６はその抵抗で
ある。
来例を示す回路図である。 図面で１２はヒステリシスを持つ増幅器、２８
は抵抗、１８は端子ピン、３０はコンデンサ、１
０は水晶発振回路用の増幅器、１６はその抵抗で
ある。
Claims (1)
- 【特許請求の範囲】 １ 第１、第２の端子と、 水晶発振用増幅器及び該増幅器の入、出力端子
間に接続される帰還抵抗素子と、 CR発振用増幅器及び該増幅器の入、出力端子
間に接続される帰還抵抗素子と、 入力又は出力データ用の増幅器とが同一半導体
基板に形成され、前記第１、第２の端子と前記各
増幅器間の配線パターンの選択的変更により、水
晶発振回路及びCR発振回路の一方が構成され、 水晶発振回路を形成するための配線パターン
は、前記第１、第２の端子間に前記水晶発振用の
増幅器及び帰還抵抗素子とを接続するパターンで
あり、 CR発振回路を形成するための配線パターンは、
前記第１の端子に前記CR発振用の増幅器の入力
を接続し、第２の端子に前記入力又は出力用デー
タ増幅器の入力端又は出力端を接続するパターン
であることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20370084A JPS6181004A (ja) | 1984-09-28 | 1984-09-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20370084A JPS6181004A (ja) | 1984-09-28 | 1984-09-28 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6181004A JPS6181004A (ja) | 1986-04-24 |
| JPH0347003B2 true JPH0347003B2 (ja) | 1991-07-18 |
Family
ID=16478398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20370084A Granted JPS6181004A (ja) | 1984-09-28 | 1984-09-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6181004A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58219803A (ja) * | 1982-06-14 | 1983-12-21 | Mitsubishi Electric Corp | 発振回路 |
-
1984
- 1984-09-28 JP JP20370084A patent/JPS6181004A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6181004A (ja) | 1986-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009399B1 (ko) | d.c.차단 캐패시터 회로 및 직접 변환 수신기 | |
| JPH0347003B2 (ja) | ||
| JPH01233812A (ja) | マイクロ波用多段増幅回路 | |
| JPH0435939Y2 (ja) | ||
| JPH06276018A (ja) | 集積回路 | |
| JPS645366Y2 (ja) | ||
| JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
| JPH0520004B2 (ja) | ||
| JPH0377406A (ja) | 発振制御回路 | |
| JPH0521442B2 (ja) | ||
| JPH0677732A (ja) | 水晶発振器とその発振周波数調整方法 | |
| JPH0495404A (ja) | 発振回路 | |
| KR940001487Y1 (ko) | 클럭(Clock)신호의 잡음 무영향회로 | |
| JPH01122614U (ja) | ||
| JPH0514947B2 (ja) | ||
| JPH08250686A (ja) | 発振回路 | |
| JPH03195109A (ja) | 差動増幅回路 | |
| JPS63151106A (ja) | ラダ−形圧電フイルタユニツト | |
| JPH0576115U (ja) | 水晶発振回路用集積回路 | |
| JPS61154153A (ja) | 集積回路装置 | |
| JPS62249218A (ja) | 半導体集積回路装置 | |
| JPH0884163A (ja) | 変調器 | |
| JPS60143006A (ja) | クロツク発振回路 | |
| JPS6210918A (ja) | パルス発生回路 | |
| JPH05326840A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |