JPH0360111A - 密着式露光法 - Google Patents
密着式露光法Info
- Publication number
- JPH0360111A JPH0360111A JP1196235A JP19623589A JPH0360111A JP H0360111 A JPH0360111 A JP H0360111A JP 1196235 A JP1196235 A JP 1196235A JP 19623589 A JP19623589 A JP 19623589A JP H0360111 A JPH0360111 A JP H0360111A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist layer
- exposure
- substrate
- pattern
- recessed parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、各種半導体装置の製造過程等において適用さ
れるフォトリングラフィ技術におけるフォトレジストに
対するパターン露光、特に密着式露光法に係わる。
れるフォトリングラフィ技術におけるフォトレジストに
対するパターン露光、特に密着式露光法に係わる。
本発明は、フォトレジスト層に露光マスクラ密着させて
このフォトレジスト層に対するパターン露光を行う密着
式露光法において、フォトレジスト層が塗布される基体
面の無効部分に凹部を設けておくことによって露光マス
クとフォトレジスト層の密着性及びその均一性の向上を
はかりパターン露光の解像度の向上をはかる。
このフォトレジスト層に対するパターン露光を行う密着
式露光法において、フォトレジスト層が塗布される基体
面の無効部分に凹部を設けておくことによって露光マス
クとフォトレジスト層の密着性及びその均一性の向上を
はかりパターン露光の解像度の向上をはかる。
各種微細加工例えば半導体装置の製造工程においてしば
しばフォトリングラフィが適用される。
しばフォトリングラフィが適用される。
例えば半導体集積回路における回路素子として電界効果
トランジスタ、例えば２次元電子ガスチャンネルによる
高電子移動度電界効果トランジスタは第４図にその路線
的断面図を示すように、半絶縁性のサブストレイト（１
）例えば半絶縁性のＧａＡｓサブストレイト上に、例え
ば厚さ２０００人の超格子構造のバッファ層（２）を介
してチャンネル層（３）例えば厚さ５０００人のアンド
ープのＧａＡｓ層とこれの上にバリア層（４）の例えば
７００ＡのＧａＭＡｓ層が順次エピタキシャル成長され
てｔ；る半導体基体（５）すなわち半導体ウェハーが設
けられ、このバリア層〔４）及びチャンネル層（３）を
、さらに図示の例ではバッファ層（２）を横切ってメサ
ａ（６）を形成するメサエッチングが施され、そのメサ
溝（６）によって他と分離されたメサ上にソース及びド
レインの各オーミック電極（７ｓ）及び（７ｄ）と両者
間にゲート電極（７ｇ〉が形成される。
トランジスタ、例えば２次元電子ガスチャンネルによる
高電子移動度電界効果トランジスタは第４図にその路線
的断面図を示すように、半絶縁性のサブストレイト（１
）例えば半絶縁性のＧａＡｓサブストレイト上に、例え
ば厚さ２０００人の超格子構造のバッファ層（２）を介
してチャンネル層（３）例えば厚さ５０００人のアンド
ープのＧａＡｓ層とこれの上にバリア層（４）の例えば
７００ＡのＧａＭＡｓ層が順次エピタキシャル成長され
てｔ；る半導体基体（５）すなわち半導体ウェハーが設
けられ、このバリア層〔４）及びチャンネル層（３）を
、さらに図示の例ではバッファ層（２）を横切ってメサ
ａ（６）を形成するメサエッチングが施され、そのメサ
溝（６）によって他と分離されたメサ上にソース及びド
レインの各オーミック電極（７ｓ）及び（７ｄ）と両者
間にゲート電極（７ｇ〉が形成される。
このような半導体集積回路においては、メサ溝（６）の
形成によって素子間分離、すなわち各回路素子、この例
では高電子移動度電界効果トランジスタ相互の分離がな
されるものであるが、このようなメサ溝（６）を形成す
ることは、このメサ溝（６）の形成後における各工程、
例えば配線パターン形成、あるいは層間絶縁層に対する
コンタクト窓開け、またはさらにそれの上のパターン配
線の形成等における各種フォトリングラフィ等において
、メサ上とメサ溝（６）内における露光量の相違に基づ
く露光条件の困難さ、さらにこのメサ上とメサ溝（６）
内において露光条件が相違することによる高精度微細パ
ターンの形成を阻害すること、まｔ；形成された配線パ
ターンの段切れ等による信頼性の低下等の多くの不都合
を伴う。
形成によって素子間分離、すなわち各回路素子、この例
では高電子移動度電界効果トランジスタ相互の分離がな
されるものであるが、このようなメサ溝（６）を形成す
ることは、このメサ溝（６）の形成後における各工程、
例えば配線パターン形成、あるいは層間絶縁層に対する
コンタクト窓開け、またはさらにそれの上のパターン配
線の形成等における各種フォトリングラフィ等において
、メサ上とメサ溝（６）内における露光量の相違に基づ
く露光条件の困難さ、さらにこのメサ上とメサ溝（６）
内において露光条件が相違することによる高精度微細パ
ターンの形成を阻害すること、まｔ；形成された配線パ
ターンの段切れ等による信頼性の低下等の多くの不都合
を伴う。
このためこの種半導体集積回路においても、メサ溝によ
る素子間分離（すなわちアイソレーション）を回避して
表面が平坦性を有するブレナー型構成とする方法をとる
方向にある。
る素子間分離（すなわちアイソレーション）を回避して
表面が平坦性を有するブレナー型構成とする方法をとる
方向にある。
一方、半導体装置の製造過程等におけるフォトリングラ
フィにおけるフォトレジストに対するパターン露光には
、大別してステップ方式による縮小投影露光法と密着式
露光法とがある。縮小投影露光法においては、露光パタ
ーンのレチクルを被露光フォトレジスト面に相対的にス
テップ移行して順次微小パターンの露光を行っていくも
のであるに比し、密着式露光法においてはフォトレジス
ト層に対して露光マスクを密着させて例えばいわゆるデ
ィープ（ｄｅｅｐ）紫外線を照射して露光マスク上の光
透過部と被透過部とによる光学的パターンに応じたパタ
ーン露光をフォトレジスト層に行うものである。
フィにおけるフォトレジストに対するパターン露光には
、大別してステップ方式による縮小投影露光法と密着式
露光法とがある。縮小投影露光法においては、露光パタ
ーンのレチクルを被露光フォトレジスト面に相対的にス
テップ移行して順次微小パターンの露光を行っていくも
のであるに比し、密着式露光法においてはフォトレジス
ト層に対して露光マスクを密着させて例えばいわゆるデ
ィープ（ｄｅｅｐ）紫外線を照射して露光マスク上の光
透過部と被透過部とによる光学的パターンに応じたパタ
ーン露光をフォトレジスト層に行うものである。
後者の密着式露光法は、露光マスクと被露光部の各パタ
ーンが１：１であることから光学系の設計が楽であると
いう利点がある。
ーンが１：１であることから光学系の設計が楽であると
いう利点がある。
ところで、パターン露光におけるその最小露光寸法すな
わち限界解像度は、フォトレジスト自体の解像度を無視
すれば、フレネル回折理論から解像度Ｒ＝ Ｃ８６−丁
７＜但しここでＣは定数、λは光源の波長、ｇはフォト
レジストの被露光面とマスクとの間隔長である。）通常
、光源の波長は装置によって一定であることから、この
波長λの解像度への寄与は一定である。しかしながら、
間隔長ｇに関してはこの露光処理状態例えば半導体装置
の製造プロセス上の様々な状況によって変化する。例え
ば基体上に各種絶縁層等の表面層が被着されている場合
等においてこれによるストレスが生じていて基体に反り
が生じている場合、これの上に形成したフォトレジスト
層の表面と露光マスクとの間の密着性が阻害されて間隙
が発生する領域を生じ、ここにおいて部分的に解像度の
低下を招来する。
わち限界解像度は、フォトレジスト自体の解像度を無視
すれば、フレネル回折理論から解像度Ｒ＝ Ｃ８６−丁
７＜但しここでＣは定数、λは光源の波長、ｇはフォト
レジストの被露光面とマスクとの間隔長である。）通常
、光源の波長は装置によって一定であることから、この
波長λの解像度への寄与は一定である。しかしながら、
間隔長ｇに関してはこの露光処理状態例えば半導体装置
の製造プロセス上の様々な状況によって変化する。例え
ば基体上に各種絶縁層等の表面層が被着されている場合
等においてこれによるストレスが生じていて基体に反り
が生じている場合、これの上に形成したフォトレジスト
層の表面と露光マスクとの間の密着性が阻害されて間隙
が発生する領域を生じ、ここにおいて部分的に解像度の
低下を招来する。
一方、第４図で説明したようなメサ型の回路素子を有す
る半導体集積回路の製造工程τこおける例えばゲート電
極形成のためのフォ） ＩＪソグラフィにおいて上述し
た密着式露光法を適用する場合の露光時間と解像度の関
係を測定した結果を第５図に示す。この場合、そのゲー
ト電極（７ｇ）の幅すなわちゲート長Ｌｇ＝０．６μｍ
とした場合で、曲線（５１） （５２） （５３）はそ
れぞれメサ溝（６）の深さＤｐを、深さＤｐ ＝８ｏｏ
人、 Ｄｐ＝１１５ＯＡ、 Ｄｐ＝４５００人。
る半導体集積回路の製造工程τこおける例えばゲート電
極形成のためのフォ） ＩＪソグラフィにおいて上述し
た密着式露光法を適用する場合の露光時間と解像度の関
係を測定した結果を第５図に示す。この場合、そのゲー
ト電極（７ｇ）の幅すなわちゲート長Ｌｇ＝０．６μｍ
とした場合で、曲線（５１） （５２） （５３）はそ
れぞれメサ溝（６）の深さＤｐを、深さＤｐ ＝８ｏｏ
人、 Ｄｐ＝１１５ＯＡ、 Ｄｐ＝４５００人。
Ｄρ＝ｇｏｏｏ人とした場合、さらにまた曲線〈５４）
はメサ溝が存在しない平坦な面に対する露光を行った場
合で、これら曲線（５４）と（５１）〜（５３）とを比
較して明らかなように、Ｘ印でその各限界解像点を示す
ように、メサ溝（６）が深くなるにつれて限界解像度が
小さくなって解像度が向上している。
はメサ溝が存在しない平坦な面に対する露光を行った場
合で、これら曲線（５４）と（５１）〜（５３）とを比
較して明らかなように、Ｘ印でその各限界解像点を示す
ように、メサ溝（６）が深くなるにつれて限界解像度が
小さくなって解像度が向上している。
したがって、前述したように半導体集積回路においてメ
サ溝（６）によるアイソレーションを回避してプレナー
構造のアイソレーション技術を適用した場合においては
、第５図中曲線（５４）で示したようにその限界解像度
が悪くなるという問題が生じてくる。
サ溝（６）によるアイソレーションを回避してプレナー
構造のアイソレーション技術を適用した場合においては
、第５図中曲線（５４）で示したようにその限界解像度
が悪くなるという問題が生じてくる。
本発明においては、密着式露光法において上述したフォ
トレジスト層の被着基体面が平坦な場合においても限界
解像度の悪化を招来することがないようにすることを目
的とする。
トレジスト層の被着基体面が平坦な場合においても限界
解像度の悪化を招来することがないようにすることを目
的とする。
本発明においては、第１図Ｃに示すようにフォトレジス
ト層（１１）に露光マスク（１２）を密着させてフォト
レジスト層（１１）に対するパターン露光を行う密着式
露光法において、そのフォトレジスト層が塗布される基
体（１３〉の面例えば半導体ウェハー面の無効部分例え
ばスクライブラインあるいはスクライブラインによって
囲まれた領域内の回路素子等が形成されない無効部分に
凹部（１４）を形成する。
ト層（１１）に露光マスク（１２）を密着させてフォト
レジスト層（１１）に対するパターン露光を行う密着式
露光法において、そのフォトレジスト層が塗布される基
体（１３〉の面例えば半導体ウェハー面の無効部分例え
ばスクライブラインあるいはスクライブラインによって
囲まれた領域内の回路素子等が形成されない無効部分に
凹部（１４）を形成する。
上述の本発明方法による場合、すなわちフォトレジスト
層（１１〉の被着面に凹部（１４）が形成された場合、
第３図中曲線（３１）に示すように、このフォトレジス
ト層〈１１〉の被着面、特にパターン露光が行われる回
路素子形成部あるいはその配線形成部等の実際の有効領
域が平坦なプレナー型とされているにも拘らず、その限
界解像度を低くすることができた。つまり解像度の向上
をはかることができた。
層（１１〉の被着面に凹部（１４）が形成された場合、
第３図中曲線（３１）に示すように、このフォトレジス
ト層〈１１〉の被着面、特にパターン露光が行われる回
路素子形成部あるいはその配線形成部等の実際の有効領
域が平坦なプレナー型とされているにも拘らず、その限
界解像度を低くすることができた。つまり解像度の向上
をはかることができた。
これは基体（１３）例えば半導体ウェハーの、これの上
に形成されている絶縁層等の表面層による歪み等が凹部
（１４）の存在によって吸収され、基体の反りカセ解消
されて平坦性に優れた面とされること、さらにフォトレ
ジスト層（１１）上に露光マスク（１２）を密着させた
状態で両者間に入り込む空気（気泡）が凹部（１４）へ
の抜は出してこの気泡の存在によって密着性が阻害され
ることが回避されることによると思われる。
に形成されている絶縁層等の表面層による歪み等が凹部
（１４）の存在によって吸収され、基体の反りカセ解消
されて平坦性に優れた面とされること、さらにフォトレ
ジスト層（１１）上に露光マスク（１２）を密着させた
状態で両者間に入り込む空気（気泡）が凹部（１４）へ
の抜は出してこの気泡の存在によって密着性が阻害され
ることが回避されることによると思われる。
第１図を参照して本発明の一例を詳細に説明する。
この例においては、第１図Ａに示すように、半導体ウェ
ハーより戊る基体（１３）の表面に形成されたＳｌＯ□
等の絶縁層（１５〉に対してフォトリソグラフィーによ
る所要のパターン加工を施す場合のフォトレジストに対
するパターン露光を行おうとするものである。
ハーより戊る基体（１３）の表面に形成されたＳｌＯ□
等の絶縁層（１５〉に対してフォトリソグラフィーによ
る所要のパターン加工を施す場合のフォトレジストに対
するパターン露光を行おうとするものである。
この場合、第１図Ｂに示すように基体（１３）のフォト
レジスト層を被着形成する面に第１図Ｂで示すように、
基体（１３）上の無効部分に例えば深さＤｐがＤｐ ＝
５０００人〜１μｍの凹部（１４）をフォ）ＩＪソグラ
フィによって形成する。この場合、実際上半導体基体（
半導体ウェハー） （１３）には、多数個の例えば集積
回路部が同時に縦横に基盤の目のように配列されて、最
終的に各集積回路部間で分断されてチップ化されること
から、第２図に示すように各集積回路等の半導体装置の
形成部（１６）間にはその分断が行われるための幅百数
十μｍのスクライブライン部（１７〉が格子状に設けら
れることから、凹部〈１４）の形成位置は、この実際に
半導体装置が形成されないスクライブライン部（１７）
と、更に半導体装置の形成部（１６〉内であっても、実
際に回路素子配線等が形成されない各無効部分とする。
レジスト層を被着形成する面に第１図Ｂで示すように、
基体（１３）上の無効部分に例えば深さＤｐがＤｐ ＝
５０００人〜１μｍの凹部（１４）をフォ）ＩＪソグラ
フィによって形成する。この場合、実際上半導体基体（
半導体ウェハー） （１３）には、多数個の例えば集積
回路部が同時に縦横に基盤の目のように配列されて、最
終的に各集積回路部間で分断されてチップ化されること
から、第２図に示すように各集積回路等の半導体装置の
形成部（１６）間にはその分断が行われるための幅百数
十μｍのスクライブライン部（１７〉が格子状に設けら
れることから、凹部〈１４）の形成位置は、この実際に
半導体装置が形成されないスクライブライン部（１７）
と、更に半導体装置の形成部（１６〉内であっても、実
際に回路素子配線等が形成されない各無効部分とする。
そして、この凹部〈１４）は、スクライブライン部（１
７）上ではその幅を１００μｍ程度に選び得る。また、
この凹部（１４）の形成は、差程高い精度を必要としな
いことから、通常の密着露光法によっても基体（１３）
の反り等の存在があっても何ら問題はない。その後、全
面的に例えば日立化成社製ネガレジストのＲＤ２００Ｏ
Ｎ によるフォトレジスト層（１１）ヲ塗布する。
７）上ではその幅を１００μｍ程度に選び得る。また、
この凹部（１４）の形成は、差程高い精度を必要としな
いことから、通常の密着露光法によっても基体（１３）
の反り等の存在があっても何ら問題はない。その後、全
面的に例えば日立化成社製ネガレジストのＲＤ２００Ｏ
Ｎ によるフォトレジスト層（１１）ヲ塗布する。
次に、第１ｒＩ！ＪＣに示すように、このフォトレジス
ト層〈１１〉上に密着して所要の光学パターン（１２ｐ
）を有する露光マスク（１２〉を密着配置し、これを介
してディープ紫外線照射による露光を行う。
ト層〈１１〉上に密着して所要の光学パターン（１２ｐ
）を有する露光マスク（１２〉を密着配置し、これを介
してディープ紫外線照射による露光を行う。
その後、第１図りに示すように露光マスク（１２）を除
去し、フォトレジスト層（１１）に対して現像処理を行
ってフォトレジスト層（１１〉をパターン化スる。
去し、フォトレジスト層（１１）に対して現像処理を行
ってフォトレジスト層（１１〉をパターン化スる。
そして、このパターン化されたフォトレジスト層（１１
）を例えばエツチングレジストとして、例えは絶縁層（
１５）に対するエツチングを行う。
）を例えばエツチングレジストとして、例えは絶縁層（
１５）に対するエツチングを行う。
尚、上述した例においては、絶縁層（１５）に対するエ
ツチングレジストを形成する場合に本発明を適用した場
合であるが、その他各種の配線あるいは基体（１１）に
おけるエツチングマスクあるいはイオン注入マスクとし
てのフォトレジストに対するパターン化に本発明を適用
することができる。
ツチングレジストを形成する場合に本発明を適用した場
合であるが、その他各種の配線あるいは基体（１１）に
おけるエツチングマスクあるいはイオン注入マスクとし
てのフォトレジストに対するパターン化に本発明を適用
することができる。
上述したように本発明においては、無効部分に凹部（１
４）を設けることによって密着式露光法においてその解
像度の向上をはかることができるので、半導体集積回路
においてメサ型構成をとることなく例えばプレナー型化
した場合においてもパターンの微細化をはかることがで
きることから、ブレナー化による信頼性の向上、より微
細パターンの形成を可能にして、より高密度集積回路の
製造を可能にするなど実用上火なる利益をもたらすもの
である。
４）を設けることによって密着式露光法においてその解
像度の向上をはかることができるので、半導体集積回路
においてメサ型構成をとることなく例えばプレナー型化
した場合においてもパターンの微細化をはかることがで
きることから、ブレナー化による信頼性の向上、より微
細パターンの形成を可能にして、より高密度集積回路の
製造を可能にするなど実用上火なる利益をもたらすもの
である。
第１図は本発明方法の説明に供する各工程の路線的拡大
断面図、第２図はその凹部の平面パターン図、第３図及
び第５図は露光時間と解像度の関係を示す測定曲線図、
第４図は本発明の説明に供する半導体集積回路の例の路
線的拡大断面図である。 （１３）は基体、（１４〉は凹部、（１１）はフォトレ
ジスト層、（１２）は露光マスクである。 代 理 人 松 隈 秀 盛 凹培’１５／ｌｌマ夕−〉図 第２図 手続補正書 平成 ２年 １月 １７日
断面図、第２図はその凹部の平面パターン図、第３図及
び第５図は露光時間と解像度の関係を示す測定曲線図、
第４図は本発明の説明に供する半導体集積回路の例の路
線的拡大断面図である。 （１３）は基体、（１４〉は凹部、（１１）はフォトレ
ジスト層、（１２）は露光マスクである。 代 理 人 松 隈 秀 盛 凹培’１５／ｌｌマ夕−〉図 第２図 手続補正書 平成 ２年 １月 １７日
Claims (1)
- 【特許請求の範囲】 フォトレジスト層に露光マスクを密着させて上記フォト
レジスト層に対するパターン露光を行う密着式露光法に
おいて、 上記フォトレジスト層が塗布される基体面の無効部分に
凹部を設けておくことを特徴とする密着式露光法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196235A JPH0360111A (ja) | 1989-07-28 | 1989-07-28 | 密着式露光法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196235A JPH0360111A (ja) | 1989-07-28 | 1989-07-28 | 密着式露光法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0360111A true JPH0360111A (ja) | 1991-03-15 |
Family
ID=16354450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1196235A Pending JPH0360111A (ja) | 1989-07-28 | 1989-07-28 | 密着式露光法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0360111A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0588080A1 (en) * | 1992-09-16 | 1994-03-23 | International Business Machines Corporation | Selective, low-temperature chemical vapor deposition of gold |
-
1989
- 1989-07-28 JP JP1196235A patent/JPH0360111A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0588080A1 (en) * | 1992-09-16 | 1994-03-23 | International Business Machines Corporation | Selective, low-temperature chemical vapor deposition of gold |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6042975A (en) | Alignment techniques for photolithography utilizing multiple photoresist layers | |
| US5300379A (en) | Method of fabrication of inverted phase-shifted reticle | |
| JPH0210716A (ja) | アライメント・マークの形成方法及びアライテント・マークを有する半導体ウエハ | |
| KR100348902B1 (ko) | 에이치이엠티의 감마게이트 제조방법 | |
| JPH0363207B2 (ja) | ||
| US3607267A (en) | Precision alignment of photographic masks | |
| JPH0360111A (ja) | 密着式露光法 | |
| JP4342202B2 (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 | |
| KR100781861B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| KR100197654B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| JPH021106A (ja) | パターン形成方法 | |
| KR970009821B1 (ko) | 반도체소자의 제조방법 | |
| JPH02226724A (ja) | 集積回路装置の製造方法 | |
| JPH0414235A (ja) | レジスト膜欠陥の検出方法 | |
| JPH02134808A (ja) | 半導体装置の製造方法 | |
| JPH0473608B2 (ja) | ||
| JPS59121836A (ja) | 位置合せマ−クの形成方法 | |
| KR960005791A (ko) | 반도체소자의 콘택홀 형성방법 | |
| JPH01102464A (ja) | フォトマスク | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPH0377309A (ja) | 半導体装置の製造方法 | |
| JPS62183449A (ja) | パタ−ン形成方法 | |
| JPH07111231A (ja) | 半導体装置およびその製造方法 | |
| JPS5941832A (ja) | 位置検出用マ−クの形成方法 |