JPH0366117A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0366117A JPH0366117A JP1201297A JP20129789A JPH0366117A JP H0366117 A JPH0366117 A JP H0366117A JP 1201297 A JP1201297 A JP 1201297A JP 20129789 A JP20129789 A JP 20129789A JP H0366117 A JPH0366117 A JP H0366117A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- alignment
- alignment mark
- electron beam
- alignment marks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
電子ビーム露光法を使用してなすエツチング工程におけ
る電子ビーム位置合わせ方法の改良に関し、 電子ビーム露光工程における位置合わせ工程において使
用されるアライメントマークがエツチング工程において
損傷されることがなく、次工程以降において再度使用す
ることを可能にし、かつ、アライメントマークから残漬
物が発生することがないようにし、しかも、複雑な工程
を必要としない電子ビーム位置合わせ方法を提供するこ
とを目的とし、 段差を有するアライメントマークの形成された半導体ウ
ェーハ上に、次工程においてなすエツチング工程におい
て使用するレジスト層を形成し、このレジスト層の形成
されたアライメントマークを電子ビームを走査して検索
する位置合わせ方法を使用して、次工程においてエツチ
ングをなす工程を有する半導体装置の製造方法において
、前記のレジスト層の現像工程に先立ち、前記のアライ
メントマーク上に形成されたレジスト層にネガ型パター
ンを形成するに足る電子ビームを照射するように構成す
る。
る電子ビーム位置合わせ方法の改良に関し、 電子ビーム露光工程における位置合わせ工程において使
用されるアライメントマークがエツチング工程において
損傷されることがなく、次工程以降において再度使用す
ることを可能にし、かつ、アライメントマークから残漬
物が発生することがないようにし、しかも、複雑な工程
を必要としない電子ビーム位置合わせ方法を提供するこ
とを目的とし、 段差を有するアライメントマークの形成された半導体ウ
ェーハ上に、次工程においてなすエツチング工程におい
て使用するレジスト層を形成し、このレジスト層の形成
されたアライメントマークを電子ビームを走査して検索
する位置合わせ方法を使用して、次工程においてエツチ
ングをなす工程を有する半導体装置の製造方法において
、前記のレジスト層の現像工程に先立ち、前記のアライ
メントマーク上に形成されたレジスト層にネガ型パター
ンを形成するに足る電子ビームを照射するように構成す
る。
本発明は、電子ビーム露光法を使用してなすエツチング
工程における電子ビーム位置合わせ方法の改良に関する
。
工程における電子ビーム位置合わせ方法の改良に関する
。
してアライメントマークの位置を検索し、位置合わせを
行っている。
行っている。
第３図、第４図参照
第３図は、段差を有するアライメントマーク２の１例を
示す平面図であり、第４図は、そのＡＡ断面図である。
示す平面図であり、第４図は、そのＡＡ断面図である。
一般に、アライメントマーク２は半導体ウェーハ１のス
クライブライン上に多結晶シリコン層、アルミニウム層
等をもって形成されている。
クライブライン上に多結晶シリコン層、アルミニウム層
等をもって形成されている。
半導体ウェーハ上に形成された被エツチング層上に、エ
ツチング工程において使用するレジスト層を形成し、電
子ビーム露光装置を使用して、このレジスト層上にパタ
ーンを描画する際に、それ以前に半導体ウェーハ上に形
成されている他のパターンとの相互位置を正確に位置合
わせする必要がある。そのため、半導体ウェーハ上に段
差を有するアライメントマークを設けておき、これに電
子ビームを走査して得られる二次電子信号を検出〔発明
が解決しようとする課題〕 第５図、第６図、第７図参照 ポジ型レジストはオーバー露光されるとネガ型に反転し
、現像後に残留するという性質を有している。そのため
、アライメントマーク上にポジ型またはネガ型のいずれ
のレジスト層が形成されている場合でも、アライメント
マーク検索のために電子ビームが走査されたオーバー露
光領域、例えば、第５図において３をもって示す領域に
は、現像後にレジスト層が残留する。したがって、第６
図に示す第５図のＢ−Ｂ断面図のように、次のエツチン
グ工程において、レジスト層５に覆われている領域のア
ライメントマーク２上には被エツチング層４が残留し、
レジスト層５に覆われていない領域の被エツチング層４
は除去されてアライメントマーク２が露出し、アライメ
ントマークが損傷される。また、第７図に示す第５図の
Ｃ−Ｃ断面図のように、アライメントマー・り２の段差
部の側壁部には被エツチング層４の残漬物が残留する。
ツチング工程において使用するレジスト層を形成し、電
子ビーム露光装置を使用して、このレジスト層上にパタ
ーンを描画する際に、それ以前に半導体ウェーハ上に形
成されている他のパターンとの相互位置を正確に位置合
わせする必要がある。そのため、半導体ウェーハ上に段
差を有するアライメントマークを設けておき、これに電
子ビームを走査して得られる二次電子信号を検出〔発明
が解決しようとする課題〕 第５図、第６図、第７図参照 ポジ型レジストはオーバー露光されるとネガ型に反転し
、現像後に残留するという性質を有している。そのため
、アライメントマーク上にポジ型またはネガ型のいずれ
のレジスト層が形成されている場合でも、アライメント
マーク検索のために電子ビームが走査されたオーバー露
光領域、例えば、第５図において３をもって示す領域に
は、現像後にレジスト層が残留する。したがって、第６
図に示す第５図のＢ−Ｂ断面図のように、次のエツチン
グ工程において、レジスト層５に覆われている領域のア
ライメントマーク２上には被エツチング層４が残留し、
レジスト層５に覆われていない領域の被エツチング層４
は除去されてアライメントマーク２が露出し、アライメ
ントマークが損傷される。また、第７図に示す第５図の
Ｃ−Ｃ断面図のように、アライメントマー・り２の段差
部の側壁部には被エツチング層４の残漬物が残留する。
なお、アライメントマークの損傷を防止する方法として
、特開昭５３−１３５５７８に以下の方法が開示されて
いる。電子ビームをポジ型のレジストが塗布されている
アライメントマーク上に走査して位置合わせをなした後
、アライメントマークを覆う領域のポジ型レジスト層上
に電子ビームを適正露光をもって照射する。これを現像
すると、位置合わせのために電子ビームが走査された領
域のポジ型のレジスト層はネガ型に反転して残留し、そ
の他のアライメントマークを覆う領域のポジ型のレジス
ト層は除去される。次いで、金属層を蒸着してリフトオ
フすると、アライメントマークを覆う領域に金属層が形
成され、次に実行されるエツチング工程においてアライ
メントマークは保護されるというものである。しかし、
この方法では、金属蒸着やリフトオフの工程が必要であ
るため、工程が複雑となり、また、ネガ型レジストが使
用できないという欠点がある。
、特開昭５３−１３５５７８に以下の方法が開示されて
いる。電子ビームをポジ型のレジストが塗布されている
アライメントマーク上に走査して位置合わせをなした後
、アライメントマークを覆う領域のポジ型レジスト層上
に電子ビームを適正露光をもって照射する。これを現像
すると、位置合わせのために電子ビームが走査された領
域のポジ型のレジスト層はネガ型に反転して残留し、そ
の他のアライメントマークを覆う領域のポジ型のレジス
ト層は除去される。次いで、金属層を蒸着してリフトオ
フすると、アライメントマークを覆う領域に金属層が形
成され、次に実行されるエツチング工程においてアライ
メントマークは保護されるというものである。しかし、
この方法では、金属蒸着やリフトオフの工程が必要であ
るため、工程が複雑となり、また、ネガ型レジストが使
用できないという欠点がある。
本発明の目的は、これらの欠点を解消することにあり、
電子ビーム露光工程における位置合わせ工程において使
用されるアライメントマークがエツチング工程において
損傷されることがなく、次工程以降において再度使用す
ることを可能にし、かつ、アライメントマークから残渣
物が発生することがないようにし、しかも、複雑な工程
を必要としない電子ビーム位置合わせ方法を提供するこ
とにある。
電子ビーム露光工程における位置合わせ工程において使
用されるアライメントマークがエツチング工程において
損傷されることがなく、次工程以降において再度使用す
ることを可能にし、かつ、アライメントマークから残渣
物が発生することがないようにし、しかも、複雑な工程
を必要としない電子ビーム位置合わせ方法を提供するこ
とにある。
上記の目的は、段差を有するアライメントマーり（２）
の形成された半導体ウェーハ（１）上に、次工程におい
てなすエツチング工程において使用するレジスト層（５
）を形成し、このレジスト層（５）の形成されたアライ
メントマーク（２）を電子ビームを走査して検索する位
置合わせ方法を使用して、次工程においてエツチングを
なす工程を有する半導体装置の製造方法において、前記
のレジスト層（５）の現像工程に先立ち、前記のアライ
メントマーク（２）上に形成されたレジストＮ（５）に
ネガ型パターンを形成するに足る電子ビームを照射する
工程を有する半導体装置の製造方法によって達成される
。
の形成された半導体ウェーハ（１）上に、次工程におい
てなすエツチング工程において使用するレジスト層（５
）を形成し、このレジスト層（５）の形成されたアライ
メントマーク（２）を電子ビームを走査して検索する位
置合わせ方法を使用して、次工程においてエツチングを
なす工程を有する半導体装置の製造方法において、前記
のレジスト層（５）の現像工程に先立ち、前記のアライ
メントマーク（２）上に形成されたレジストＮ（５）に
ネガ型パターンを形成するに足る電子ビームを照射する
工程を有する半導体装置の製造方法によって達成される
。
本発明に係る電子ビーム位置合わせ方法においては、ア
ライメントマーク上のレジスト層に電子ビームを十分照
射すると、具体的にはネガ型パターンを形成するに足る
程度に照射すると、ネガ型レジストの場合には勿論であ
るが、ポジ型レジストの場合にもネガ型に反転して、現
像後にアライメントマーク上にレジスト層が残留する。
ライメントマーク上のレジスト層に電子ビームを十分照
射すると、具体的にはネガ型パターンを形成するに足る
程度に照射すると、ネガ型レジストの場合には勿論であ
るが、ポジ型レジストの場合にもネガ型に反転して、現
像後にアライメントマーク上にレジスト層が残留する。
したがって、次のエツチング工程においてアライメント
マークはレジスト層、さらにはその下に形成されている
被エツチング層によって保護され、損傷されることがな
くなり、また、アライメントマークの段差部に残渣物が
発生ずることもなくなる。
マークはレジスト層、さらにはその下に形成されている
被エツチング層によって保護され、損傷されることがな
くなり、また、アライメントマークの段差部に残渣物が
発生ずることもなくなる。
したがって、次工程以降において、このアライメントマ
ークを再度使用することが可能になる。
ークを再度使用することが可能になる。
以下、図面を参照しつ狐、本発明の一実施例に係る電子
ビーム露光工程における位置合わせ工程について説明す
る。
ビーム露光工程における位置合わせ工程について説明す
る。
例えば多結晶シリコンよりなる電極・配線が形成されて
いるシリコンウェーハ上に、ＰＳＧ等の絶縁膜を介して
アルミニウムよりなる電極・配線を形成する場合につい
て説明する。なお、多結晶シリコンよりなる電極・配線
を形成する時に、スクライブライン上の各チップ間に第
３図に示すようなアライメントマークを同時に形成して
おく。
いるシリコンウェーハ上に、ＰＳＧ等の絶縁膜を介して
アルミニウムよりなる電極・配線を形成する場合につい
て説明する。なお、多結晶シリコンよりなる電極・配線
を形成する時に、スクライブライン上の各チップ間に第
３図に示すようなアライメントマークを同時に形成して
おく。
第２図参照
多結晶シリコンよりなる電極・配線７とアライメントマ
ーク２とが形成された半導体ウェーハ１上に、１５０層
６とアル旦ニウム層４とレジスト層５とを順次形成する
。電子ビーム露光装置を使用して、レジスト層５上にア
ルミニウム電極・配線に対応するパターンを描画するの
に先立ち、既に形成されている多結晶シリコンよりなる
電極・配線７とこれから形成するアルミニウムよりなる
電極・配線との間の位置合わせをする。
ーク２とが形成された半導体ウェーハ１上に、１５０層
６とアル旦ニウム層４とレジスト層５とを順次形成する
。電子ビーム露光装置を使用して、レジスト層５上にア
ルミニウム電極・配線に対応するパターンを描画するの
に先立ち、既に形成されている多結晶シリコンよりなる
電極・配線７とこれから形成するアルミニウムよりなる
電極・配線との間の位置合わせをする。
位置合わせ工程に先立ち、アライメントマーク２上のレ
ジスト層５に電子ビームを十分照射する。
ジスト層５に電子ビームを十分照射する。
この結果、ポジ型レジストを使用している場合には、ネ
ガ型に転換する。
ガ型に転換する。
第１図参照
次いで、アライメントマーク２上に電子ビームを走査し
てその位置を検索し、位置合わせを行った後に、形成す
べきアルミニウムよりなる電極・配線に対応するパター
ンをレジスト層５上に電子ビームをもって描画し、現像
する。パターンの形成されたレジスト層５をマスクとし
てアルミニウム層４をエツチングし、アルミニウムより
なる電極・配線４１を形成する。この時、アライメント
マーク２上には、ネガ型のレジストを使用した場合には
勿論であるが、ポジ型のレジストを使用した場合にもネ
ガ型に転換してレジスト層５が残留するので、エツチン
グ工程においてアライメントマーク２は保護される。な
お、アライメントマーク領域上に電子ビームを照射する
工程は、必ずしも位置合わせ工程の前に実行する必要は
なく、位置合わせ工程の後に実行してもよい。
てその位置を検索し、位置合わせを行った後に、形成す
べきアルミニウムよりなる電極・配線に対応するパター
ンをレジスト層５上に電子ビームをもって描画し、現像
する。パターンの形成されたレジスト層５をマスクとし
てアルミニウム層４をエツチングし、アルミニウムより
なる電極・配線４１を形成する。この時、アライメント
マーク２上には、ネガ型のレジストを使用した場合には
勿論であるが、ポジ型のレジストを使用した場合にもネ
ガ型に転換してレジスト層５が残留するので、エツチン
グ工程においてアライメントマーク２は保護される。な
お、アライメントマーク領域上に電子ビームを照射する
工程は、必ずしも位置合わせ工程の前に実行する必要は
なく、位置合わせ工程の後に実行してもよい。
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、位置合わせ用アライメントマーク上に形
成されたレジスト層にネガ型パターンを形成するに足る
電子ビームを照射することによって、現像後に、アライ
メントマーク上にレジスト層が残留するので、次のエツ
チング工程においてアライメントマークは損傷されるこ
とがなくなり、また、アライメントマーク部に残渣物が
発生することもなくなり、次工程以降にこのアライメン
トマークを再度使用することが可能になる。
法においては、位置合わせ用アライメントマーク上に形
成されたレジスト層にネガ型パターンを形成するに足る
電子ビームを照射することによって、現像後に、アライ
メントマーク上にレジスト層が残留するので、次のエツ
チング工程においてアライメントマークは損傷されるこ
とがなくなり、また、アライメントマーク部に残渣物が
発生することもなくなり、次工程以降にこのアライメン
トマークを再度使用することが可能になる。
第１図、第２図は、本発明の一実施例に係る半導体装置
の製造方法を説明する工程図である。 第３図は、アライメントマークの１例を示す平面図であ
る。 第４図は、第３図のＡ−Ａ断面図である。 第５図は、位置合わせ時の露光領域を示す平面図である
。 第６図は、エツチング後における第５図のＢ−Ｂ断面図
である。 第７図は、エツチング後における第５図のＣ−Ｃ断面図
である。 １・・・半導体ウェーハ、 ２・・・アライメントマーク、 ３・・・位置合わせ露光領域、 １ ９２ 被エツチング層（アルごニウム層）、 アルミニウム電極・配線、 レジスト層、 絶縁膜、 多結晶シリコンの電極・配線。
の製造方法を説明する工程図である。 第３図は、アライメントマークの１例を示す平面図であ
る。 第４図は、第３図のＡ−Ａ断面図である。 第５図は、位置合わせ時の露光領域を示す平面図である
。 第６図は、エツチング後における第５図のＢ−Ｂ断面図
である。 第７図は、エツチング後における第５図のＣ−Ｃ断面図
である。 １・・・半導体ウェーハ、 ２・・・アライメントマーク、 ３・・・位置合わせ露光領域、 １ ９２ 被エツチング層（アルごニウム層）、 アルミニウム電極・配線、 レジスト層、 絶縁膜、 多結晶シリコンの電極・配線。
Claims (1)
- 【特許請求の範囲】 段差を有するアライメントマーク（２）の形成された半
導体ウェーハ（１）上に、次工程においてなすエッチン
グ工程において使用するレジスト層（５）を形成し、 該レジスト層（５）の形成されたアライメントマーク（
２）を電子ビームを走査して検索する位置合わせ方法を
使用して、次工程においてエッチングをなす工程を有す
る半導体装置の製造方法において、 前記レジスト層（５）の現像工程に先立ち、前記アライ
メントマーク（２）上に形成されたレジスト層（５）に
ネガ型パターンを形成するに足る電子ビームを照射する 工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201297A JPH0366117A (ja) | 1989-08-04 | 1989-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201297A JPH0366117A (ja) | 1989-08-04 | 1989-08-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0366117A true JPH0366117A (ja) | 1991-03-20 |
Family
ID=16438655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201297A Pending JPH0366117A (ja) | 1989-08-04 | 1989-08-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0366117A (ja) |
-
1989
- 1989-08-04 JP JP1201297A patent/JPH0366117A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815308B2 (en) | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates | |
| US7754399B2 (en) | Methods of forming reticles | |
| US6828071B2 (en) | Method of aligning a wafer and masks | |
| JPH11233411A (ja) | 半導体装置の製造方法 | |
| JPH08278626A (ja) | 位相シフトマスクの減衰用自己整合不透明領域の製造方法 | |
| JPH0366117A (ja) | 半導体装置の製造方法 | |
| JPS62155532A (ja) | 半導体ウエ−ハの位置合せマ−クの形成方法 | |
| JPS6148771B2 (ja) | ||
| KR960010726B1 (ko) | 반도체 소자의 레지스트 패턴 형성방법 | |
| JP2740008B2 (ja) | 半導体素子用開口部の形成方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPS6215854B2 (ja) | ||
| JP2002221782A (ja) | フォトマスク、フォトマスクの製造方法および半導体装置の製造方法 | |
| JPH0637012A (ja) | 周辺露光によるパターン形成方法 | |
| JPH08148403A (ja) | 半導体装置の製造方法 | |
| JPS5941832A (ja) | 位置検出用マ−クの形成方法 | |
| JPS6235101B2 (ja) | ||
| JPH03142820A (ja) | 半導体装置の製造方法 | |
| KR19990055139A (ko) | 마스크 얼라인 키 보호를 위한 반도체 장치 제조 방법 | |
| JPH0541513A (ja) | 半導体装置の製造方法 | |
| JPS6341020A (ja) | 半導体装置の製造方法 | |
| JPH088309A (ja) | 半導体チップ | |
| JPH0245909A (ja) | 半導体装置の製造方法 | |
| JPH0377309A (ja) | 半導体装置の製造方法 | |
| JPH0346318A (ja) | 金属層パターンニング時のマスクアライメント方法 |