JPH04137640A - 集積回路チップ，リードフレーム，並びにそれらからなる集積回路素子及びその製造方法 - Google Patents
集積回路チップ，リードフレーム，並びにそれらからなる集積回路素子及びその製造方法Info
- Publication number
- JPH04137640A JPH04137640A JP2258942A JP25894290A JPH04137640A JP H04137640 A JPH04137640 A JP H04137640A JP 2258942 A JP2258942 A JP 2258942A JP 25894290 A JP25894290 A JP 25894290A JP H04137640 A JPH04137640 A JP H04137640A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- lead frame
- bonding
- circuit chip
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、集積回路素子及びその製造方法並びにそれに
用いる集積回路チップ及びリードフレームに関する。
用いる集積回路チップ及びリードフレームに関する。
〈従来の技術〉
従来の集積回路チップのワイヤーボンディング用配線パ
ッド（一般にはアルミ蒸着膜）は、正方形等の同一サイ
ズ、同一形状のものが、はぼ−直線上に配置されており
、リードフレームの先端の形状は、コーナ一部周辺では
若干の差があるものもあるが、はぼ同一形状であった。
ッド（一般にはアルミ蒸着膜）は、正方形等の同一サイ
ズ、同一形状のものが、はぼ−直線上に配置されており
、リードフレームの先端の形状は、コーナ一部周辺では
若干の差があるものもあるが、はぼ同一形状であった。
また、上記集積回路チップとリードフレームとの導通を
はかるために行われる自動ワイヤーボンディングは、あ
る定位置から順次となりへとボンディングを行っていく
のが通常の方法であった。
はかるために行われる自動ワイヤーボンディングは、あ
る定位置から順次となりへとボンディングを行っていく
のが通常の方法であった。
〈発明が解決しようとする課題〉
半導体集積回路、特に特定用途向は半導体集積回路のよ
うな多機能を有する半導体集積回路の分野では、端子数
が増加する傾向にある。これに伴って集積回路チップで
は高集積化が望まれ、サイズ面での制約を受けており、
ワイヤーボンディング用配線パッドのサイズ及びピッチ
も減少傾向をたどっている。
うな多機能を有する半導体集積回路の分野では、端子数
が増加する傾向にある。これに伴って集積回路チップで
は高集積化が望まれ、サイズ面での制約を受けており、
ワイヤーボンディング用配線パッドのサイズ及びピッチ
も減少傾向をたどっている。
また、それに対応するリードフレームも、リードの多ピ
ン化、並びにインナーリード部の狭ピッチ化の要求が高
まっており、インナーリード部平坦幅も減少している。
ン化、並びにインナーリード部の狭ピッチ化の要求が高
まっており、インナーリード部平坦幅も減少している。
従って、集積回路チップとリードフレームとの導通をは
かるために行われる自動ワイヤーボンディングを正確に
行うには、集積回路チップの配線パッド及びリードフレ
ームのインナーリード先端形状のパターン認識を正確に
行うことが不可欠となってくる。ところが、従来の樟に
同一形状、同一サイズの配線パッド、インナーリード形
状では、隣接する配線パッド、インナーリードが近距離
に位置しているため、誤認及びそれによる装置停止が、
多発している。
かるために行われる自動ワイヤーボンディングを正確に
行うには、集積回路チップの配線パッド及びリードフレ
ームのインナーリード先端形状のパターン認識を正確に
行うことが不可欠となってくる。ところが、従来の樟に
同一形状、同一サイズの配線パッド、インナーリード形
状では、隣接する配線パッド、インナーリードが近距離
に位置しているため、誤認及びそれによる装置停止が、
多発している。
〈課題を解決するための手段〉
すなわち、本発明は、隣合うボンディング用パッドの形
状もしくはサイズが異なることを特徴とする集積回路チ
ップ、及び隣合うインナーリード先端の形状もしくはサ
イズが異なることを特徴とするリードフレーム、更には
、両者からなる集積回路素子である。
状もしくはサイズが異なることを特徴とする集積回路チ
ップ、及び隣合うインナーリード先端の形状もしくはサ
イズが異なることを特徴とするリードフレーム、更には
、両者からなる集積回路素子である。
また、上記集積回路素子の製造において、集積回路チッ
プとリードフレームとの導通をはかるために行う自動ワ
イヤーボンディング工程において、ボンディング用パッ
ド及びリードフレームのインナーリードを一つおきに、
もしくは、数個おきにボンディングを行い、二回もしく
は数回に分けて自動ワイヤーボンディングを行うことを
特徴とする集積＠路素子の製造方法である。
プとリードフレームとの導通をはかるために行う自動ワ
イヤーボンディング工程において、ボンディング用パッ
ド及びリードフレームのインナーリードを一つおきに、
もしくは、数個おきにボンディングを行い、二回もしく
は数回に分けて自動ワイヤーボンディングを行うことを
特徴とする集積＠路素子の製造方法である。
〈発明の詳述〉
従来の様に集積回路チップのボンディング用配線パッド
及びリードフレームのインナーリードの先端形状が、同
一形状、同一サイズであると、例えばチップサイズ約１
０ｍｍ角、パッド数２０８クラスの集積回路チップを超
多ビンである２０８ビンリードフレームへの実装を行お
うとすると、パッドサイズ１１０μｍ角、バ・ンドビン
チ１８０μｍでは、パッド間距離が７０μｍとなり、ま
たリードフレームに関しては、インナーリード平坦幅を
１００μｍ１インナーリードピツチ２２０μｍとすると
インナーリード間距離は１２０μｍとなり、自動ワイヤ
ーボンディングの際の、特にインナーリード形状のパタ
ーン認識においては、隣接パターンとの区別がつかず誤
認、それによる装置停止が多発するものである。
及びリードフレームのインナーリードの先端形状が、同
一形状、同一サイズであると、例えばチップサイズ約１
０ｍｍ角、パッド数２０８クラスの集積回路チップを超
多ビンである２０８ビンリードフレームへの実装を行お
うとすると、パッドサイズ１１０μｍ角、バ・ンドビン
チ１８０μｍでは、パッド間距離が７０μｍとなり、ま
たリードフレームに関しては、インナーリード平坦幅を
１００μｍ１インナーリードピツチ２２０μｍとすると
インナーリード間距離は１２０μｍとなり、自動ワイヤ
ーボンディングの際の、特にインナーリード形状のパタ
ーン認識においては、隣接パターンとの区別がつかず誤
認、それによる装置停止が多発するものである。
将来的に、更に高集積化が進んで、ワイヤーボンディン
グのほぼ限界と言われるパッドサイズ９５μｍ角、パッ
ドピッチ１２０μｍ、パッド間隔２５μｍ、リードフレ
ームに関しては、インナーリード平坦幅よりもインナー
リード間隔が狭くなってくれば、上記誤認、停止は、更
に多発してくるものと予想される。
グのほぼ限界と言われるパッドサイズ９５μｍ角、パッ
ドピッチ１２０μｍ、パッド間隔２５μｍ、リードフレ
ームに関しては、インナーリード平坦幅よりもインナー
リード間隔が狭くなってくれば、上記誤認、停止は、更
に多発してくるものと予想される。
そこで、本発明では、第１図に示すように集積回路チッ
プのボンディングパッドの形状に正方形、丸形を交互に
用い、また、リードフレームに関しては、インナーリー
ド先端に交互にリード幅を狭くした部分を設けて、隣接
パターンと明かな区別を付けることにより自動ワイヤー
ボンディングの際のパターン認識性を向上させたもので
ある。
プのボンディングパッドの形状に正方形、丸形を交互に
用い、また、リードフレームに関しては、インナーリー
ド先端に交互にリード幅を狭くした部分を設けて、隣接
パターンと明かな区別を付けることにより自動ワイヤー
ボンディングの際のパターン認識性を向上させたもので
ある。
ここで、ワイヤーボンディング装置の性能上、認識のパ
ターンを交互に変更することが不可能であれば、第１図
中、実線■〜■に示す樟に正方形パッドと通常のインナ
ーリードの組合せでまずボンディングを行い、次に第１
図中、破線■〜■に示す様に丸形パッドとリード幅を狭
くした部分を設けたインナーリードの組合せでボンディ
ングを行う、つまり、同一パターンごとに数回に分けた
ボンディングを行うことを特徴とする製造方法を提供す
るものである。
ターンを交互に変更することが不可能であれば、第１図
中、実線■〜■に示す樟に正方形パッドと通常のインナ
ーリードの組合せでまずボンディングを行い、次に第１
図中、破線■〜■に示す様に丸形パッドとリード幅を狭
くした部分を設けたインナーリードの組合せでボンディ
ングを行う、つまり、同一パターンごとに数回に分けた
ボンディングを行うことを特徴とする製造方法を提供す
るものである。
尚、上記パッド形状は一例であり、正方形、丸形に規定
されるものではなく、パッド形状としては、三角形や、
同一形状でも交互にサイズを変えることなども考えられ
、また２種のみならず数種を併用してもよい。
されるものではなく、パッド形状としては、三角形や、
同一形状でも交互にサイズを変えることなども考えられ
、また２種のみならず数種を併用してもよい。
また、それはリードフレームのインナーリード先端の形
状、製造方法についても同様である。
状、製造方法についても同様である。
つまり、本発明は、隣接するパターン形状の異なること
を特徴とする集積回路チップ、リードフレーム、及びそ
れらからなる集積回路素子の製造方法を提供するもので
ある。
を特徴とする集積回路チップ、リードフレーム、及びそ
れらからなる集積回路素子の製造方法を提供するもので
ある。
〈実施例〉
第２図に示すように、通常の配線パッド形状を有する集
積回路チップＡ及び通常のインナーリード形状を有する
リードフレームＢとの間のワイヤーボンディングを自動
ワイヤーボンダーを使用して行った結果、ポンディング
パターン誤認識のための装置停止が多発した。
積回路チップＡ及び通常のインナーリード形状を有する
リードフレームＢとの間のワイヤーボンディングを自動
ワイヤーボンダーを使用して行った結果、ポンディング
パターン誤認識のための装置停止が多発した。
チ・・ブＡ
パッド数 ２０８
チップサイズ １１．２ Ｘ １０．９２ ｍｓ
”千ノブ厚 ５２５ μｍ パッドサイズ １１０．６ Ｘ １１０．６
μｍ！パッドピッチ １８０ μｍ ウェハストリート幅（ダイシング部）８０μｍ１−−フ
レームＢ ビン数 ２０８ インナーリードピッチ ０．２ｈ＋ｍインナーリー
ド平坦幅 ０．１０ｍｍ素材
４２合金 ０．１５ｔｍ−（図示簡略化のため１６パ
ッドチツプ、１６ビンリードフレームにて示しである） 次に、第１図に示すように本発明による配線パッド形状
、インナーリード形状を有し、他は上記と同様の集積回
路チップＣ、リードフレームＤを作製し、両者間の自動
ワイヤーボンディングを行った結果、インナーリードパ
ターン誤認識による装置の停止は、全く発生しなかった
。
”千ノブ厚 ５２５ μｍ パッドサイズ １１０．６ Ｘ １１０．６
μｍ！パッドピッチ １８０ μｍ ウェハストリート幅（ダイシング部）８０μｍ１−−フ
レームＢ ビン数 ２０８ インナーリードピッチ ０．２ｈ＋ｍインナーリー
ド平坦幅 ０．１０ｍｍ素材
４２合金 ０．１５ｔｍ−（図示簡略化のため１６パ
ッドチツプ、１６ビンリードフレームにて示しである） 次に、第１図に示すように本発明による配線パッド形状
、インナーリード形状を有し、他は上記と同様の集積回
路チップＣ、リードフレームＤを作製し、両者間の自動
ワイヤーボンディングを行った結果、インナーリードパ
ターン誤認識による装置の停止は、全く発生しなかった
。
また、同一パターン同志を二度に分けてボンディングを
行った結果、やはり、装置停止は起こらなかった。
行った結果、やはり、装置停止は起こらなかった。
〈発明の効果〉
本発明による集積回路チップ及びリードフレームを用い
、また、本発明による集積回路素子製造方法を行うこと
により、集積回路チッブとリードフレームとの導通を図
るために行う自動ワイヤーボンディング工程におけるパ
ターン認識の誤認、及びそれによる装置停止が著しく低
減し、歩留まり向上が可能となった。
、また、本発明による集積回路素子製造方法を行うこと
により、集積回路チッブとリードフレームとの導通を図
るために行う自動ワイヤーボンディング工程におけるパ
ターン認識の誤認、及びそれによる装置停止が著しく低
減し、歩留まり向上が可能となった。
第１図は、本発明で用いる集積回路チ・ノブ、及びリー
ドフレームのインナーリード部、ポンディングワイヤー
を示す（実線、破線）。ワイヤーに添付の数字は、ワイ
ヤーボンディングの順序を示す。 第２図は、従来の集積回路チンプ、及びリードフレーム
インナーリード部を示す、ａは集積回路チップのポンデ
ィング用配線パッド、ｂはインナーリード部先端形状を
示す。
ドフレームのインナーリード部、ポンディングワイヤー
を示す（実線、破線）。ワイヤーに添付の数字は、ワイ
ヤーボンディングの順序を示す。 第２図は、従来の集積回路チンプ、及びリードフレーム
インナーリード部を示す、ａは集積回路チップのポンデ
ィング用配線パッド、ｂはインナーリード部先端形状を
示す。
Claims (1)
- 【特許請求の範囲】 １）隣合うボンディング用パッドの形状もしくはサイズ
が異なることを特徴とする集積回路チップ。 ２）隣合うインナーリード先端の形状もしくはサイズが
異なることを特徴とするリードフレーム。 ３）請求項１）に記載の集積回路チップを請求項２）に
記載のリードフレームのアイランド部に載置し、前記チ
ップのボンディング用パッドと前記リードフレームのイ
ンナーリード先端とをワイヤーボンディングしてなる集
積回路素子。 ４）隣合うボンディング用パッドの形状もしくはサイズ
が異なることを特徴とする集積回路チップと、隣合うイ
ンナーリード先端の形状もしくはサイズが異なることを
特徴とするリードフレームとからなる集積回路素子の製
造にあたり、 集積回路チップとリードフレームとの導通をはかるため
に行うワイヤーボンディング工程において、ボンディン
グ用パッド及びリードフレームのインナーリードを一つ
おきに、もしくは、数個おきにボンディングを行い、二
回もしくは数回に分けて自動ワイヤーボンディングを行
うことを特徴とする集積回路素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2258942A JPH04137640A (ja) | 1990-09-28 | 1990-09-28 | 集積回路チップ，リードフレーム，並びにそれらからなる集積回路素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2258942A JPH04137640A (ja) | 1990-09-28 | 1990-09-28 | 集積回路チップ，リードフレーム，並びにそれらからなる集積回路素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137640A true JPH04137640A (ja) | 1992-05-12 |
Family
ID=17327180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2258942A Pending JPH04137640A (ja) | 1990-09-28 | 1990-09-28 | 集積回路チップ，リードフレーム，並びにそれらからなる集積回路素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137640A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851113A (ja) * | 1994-08-05 | 1996-02-20 | Sony Corp | 半導体集積回路とその製造方法 |
| KR20030053970A (ko) * | 2001-12-24 | 2003-07-02 | 동부전자 주식회사 | 반도체 패키지의 리드 프레임 |
| US8341861B2 (en) | 2008-06-18 | 2013-01-01 | Matsushita Teruaki | Display structure and support body |
-
1990
- 1990-09-28 JP JP2258942A patent/JPH04137640A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0851113A (ja) * | 1994-08-05 | 1996-02-20 | Sony Corp | 半導体集積回路とその製造方法 |
| KR20030053970A (ko) * | 2001-12-24 | 2003-07-02 | 동부전자 주식회사 | 반도체 패키지의 리드 프레임 |
| US8341861B2 (en) | 2008-06-18 | 2013-01-01 | Matsushita Teruaki | Display structure and support body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100280931B1 (ko) | 리이드프레임과이것을사용한반도체장치및그제조방법 | |
| JPH04137640A (ja) | 集積回路チップ，リードフレーム，並びにそれらからなる集積回路素子及びその製造方法 | |
| JPH03293740A (ja) | 半導体装置の接続方法 | |
| US20060097408A1 (en) | Semiconductor package device and method for fabricating the same | |
| JPS58171839A (ja) | 半導体装置のパツケ−ジ及び実装方法 | |
| JPH04123448A (ja) | 半導体実装装置 | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| JPH0399459A (ja) | 樹脂封止型半導体装置 | |
| JP5990438B2 (ja) | 半導体装置の製造方法 | |
| US20070197030A1 (en) | Center pad type ic chip with jumpers, method of processing the same and multi chip package | |
| JPH0750380A (ja) | 半導体装置 | |
| JPH0294658A (ja) | Ｉｃリード用部材 | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| KR100608331B1 (ko) | 멀티 칩 패키지 | |
| JPS63276235A (ja) | 半導体集積回路装置 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JP2016189499A (ja) | 半導体装置 | |
| JPS5994834A (ja) | リ−ドフレ−ム | |
| JP2002100719A (ja) | 樹脂封止型半導体装置 | |
| JPH0722542A (ja) | 半導体装置および半導体装置の実装構造 | |
| JPH0363811B2 (ja) | ||
| JP2004228264A (ja) | リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法 | |
| JPH05326801A (ja) | 半導体装置及びそのリードフレーム | |
| JPH05190719A (ja) | 多ピンリードフレームの製造方法 | |
| JPH08116013A (ja) | リードフレームとこれを用いて組み立てられた半導体装置 |