JPH04139848A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04139848A JPH04139848A JP2264123A JP26412390A JPH04139848A JP H04139848 A JPH04139848 A JP H04139848A JP 2264123 A JP2264123 A JP 2264123A JP 26412390 A JP26412390 A JP 26412390A JP H04139848 A JPH04139848 A JP H04139848A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal
- semiconductor
- view
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は尚密度実装を可能とする半導体装置に関するも
のである。
のである。
第７図は従来の半導体装置の斜視図、第８図は第７図の
断面図である。
断面図である。
図において、（１１は半導体基板、（３１は金属配線の
外［１出し！極、＋６１Ｕ樹脂、ＱＯＩ ｕ金属ｗｉ線
、（１１＋７（外部引出し線、（＋２１１ｄ ＩＪ−ド
フレームである。
外［１出し！極、＋６１Ｕ樹脂、ＱＯＩ ｕ金属ｗｉ線
、（１１＋７（外部引出し線、（＋２１１ｄ ＩＪ−ド
フレームである。
次に動作について説明する。
半導体基板ｉｌ＋の上面に半導体素子（図示せず）が形
成され、それらを金属配線（図示せず）で結線し、この
金属配線の一部を外部引出し電極（３）とする。また、
半導体基板＋１１はリードフレームα齢上に実装され、
外部引出Ｌ ’ｉ［極（３１は外部引出し線（１１）に
金属細線（ｌＯ）でそれぞれ結線されている。しかる後
、外部引出し線（１１）の一部を残し樹脂（６１で全体
全封止しである。
成され、それらを金属配線（図示せず）で結線し、この
金属配線の一部を外部引出し電極（３）とする。また、
半導体基板＋１１はリードフレームα齢上に実装され、
外部引出Ｌ ’ｉ［極（３１は外部引出し線（１１）に
金属細線（ｌＯ）でそれぞれ結線されている。しかる後
、外部引出し線（１１）の一部を残し樹脂（６１で全体
全封止しである。
従来の半導体装置は以上のように構成されていたので、
半導体基板の周囲にリードフレーム及び外部引出し枳を
配置しなければならず、半導体基板に対し大きなスペー
スを有する半導体装置しか適用できないという問題点が
あった。
半導体基板の周囲にリードフレーム及び外部引出し枳を
配置しなければならず、半導体基板に対し大きなスペー
スを有する半導体装置しか適用できないという問題点が
あった。
本発明に上記のような問題点を解消するたり）になされ
たもので、小さｊＡスペースの半導体装置を得ることに
よって、この半導体装置を用いた器機の小型化を図るこ
とを目的とする。
たもので、小さｊＡスペースの半導体装置を得ることに
よって、この半導体装置を用いた器機の小型化を図るこ
とを目的とする。
本発明に係る半導体装置に、半導体基板の１面に半導体
回路を形成し、この半導体回路を相互に接続する金属配
線を設け、その上を保設膜で覆い、この保護膜の一部に
開口部を設け、上記金属配線を露出させて電極とすると
ともに、この電極に金属バンプを接続し、この金属バン
プの一部管外部に露出するように金属バンプと半導体装
置全体を樹脂で封止するようにしたものである。
回路を形成し、この半導体回路を相互に接続する金属配
線を設け、その上を保設膜で覆い、この保護膜の一部に
開口部を設け、上記金属配線を露出させて電極とすると
ともに、この電極に金属バンプを接続し、この金属バン
プの一部管外部に露出するように金属バンプと半導体装
置全体を樹脂で封止するようにしたものである。
本発明における半導体装置に、半導体基板に半導体回路
と金属配線を設けて一部に開口を有する保護膜で覆い全
体を樹脂で封止するようにしたので、リードフレームお
よび金属細線を不要にし、半導体装置を小型化にでき電
気的特性試験を容易にする。
と金属配線を設けて一部に開口を有する保護膜で覆い全
体を樹脂で封止するようにしたので、リードフレームお
よび金属細線を不要にし、半導体装置を小型化にでき電
気的特性試験を容易にする。
以下、本発明の一実施例を図について説明する。
第１図に本発明の一実施例を示す半導体装置の断面図で
ある。図において、ｉｌ＋は半導体基板で、この１面に
半導体素子（図示せず）が形成され、金属配線＋２１に
よって図示の如く相互に結線されている。また、金属配
線（２１は保護膜（４）で覆われており、一部保護膜（
４１に開口部が設けられ、金属配線（２１が露出されて
外部引出し電極（３）が形成されている。外部引出し電
極（３）には金属バンプ（５）が接着されていて、金属
バンプ（６）の−面を外部に露出するように金属バンプ
（５）と半導体基板＋１１全体が樹脂（６で覆われ、半
導体装置が形成される。
ある。図において、ｉｌ＋は半導体基板で、この１面に
半導体素子（図示せず）が形成され、金属配線＋２１に
よって図示の如く相互に結線されている。また、金属配
線（２１は保護膜（４）で覆われており、一部保護膜（
４１に開口部が設けられ、金属配線（２１が露出されて
外部引出し電極（３）が形成されている。外部引出し電
極（３）には金属バンプ（５）が接着されていて、金属
バンプ（６）の−面を外部に露出するように金属バンプ
（５）と半導体基板＋１１全体が樹脂（６で覆われ、半
導体装置が形成される。
この半導体装置に金属バンプ（６）の露出部を通じて器
機（図示せず）に接続され、電気的Ｋ１作をする。この
ように、この半導体装置の場合、前記従来の半導体装置
のようなリードフレーム（Ｉ２）及び外部引出し線（１
１）が不要となるため、半導体装置が非常に小型になる
利点がある。
機（図示せず）に接続され、電気的Ｋ１作をする。この
ように、この半導体装置の場合、前記従来の半導体装置
のようなリードフレーム（Ｉ２）及び外部引出し線（１
１）が不要となるため、半導体装置が非常に小型になる
利点がある。
次に半導体装置の製造方法について説明する。
まず、初めに第２図に示すような回路基板（８）全形成
する。第３図は第２図のｎ−■線における断面図である
。図において、絶縁基板（８）の上［ｉｌの金属層１７
）で複数の回路を形成する。第１の金属層（７）の一端
は面積が広く形成され、試験用電極（ハ）を形成する。
する。第３図は第２図のｎ−■線における断面図である
。図において、絶縁基板（８）の上［ｉｌの金属層１７
）で複数の回路を形成する。第１の金属層（７）の一端
は面積が広く形成され、試験用電極（ハ）を形成する。
第１の金属層（７）のもう一方の端には第２の金属層で
金属バンプ（６１が形成されている。
金属バンプ（６１が形成されている。
第４図は第１の金属層（７）で形成された回路例を示す
断面図である。第３図でに１１ｇ１の金属層（７）と金
属バンプ（５）は絶縁基板（８）の一方の面に形成され
ているが、図に示すように第１の金属層（７）と金属バ
ンプ（５）を絶縁基板１８）のそれぞれ反対側に形成し
、スルーホール（９）を通じて第１の金属層（７）と金
属バンプ（６）を結いでもよい。
断面図である。第３図でに１１ｇ１の金属層（７）と金
属バンプ（５）は絶縁基板（８）の一方の面に形成され
ているが、図に示すように第１の金属層（７）と金属バ
ンプ（５）を絶縁基板１８）のそれぞれ反対側に形成し
、スルーホール（９）を通じて第１の金属層（７）と金
属バンプ（６）を結いでもよい。
次に、金属バンプ（５）をそれぞれ対向する半導体基板
（１）上の電極（３）に接着する（第５図参照）。次に
金属バンプ（５）と半導体基板１１＋全体を樹脂（６１
で覆い封止する（第６図参照）。次に絶縁基板（８）と
第１の金属層１７＋を除去すると第１図に示した半導体
装＃Ｌを得ることができる。さらに、第６図に示した状
態で半導体装置の電気的特性試験を実施すれば、取扱い
が容易なため、試験の費用を低減させることができる。
（１）上の電極（３）に接着する（第５図参照）。次に
金属バンプ（５）と半導体基板１１＋全体を樹脂（６１
で覆い封止する（第６図参照）。次に絶縁基板（８）と
第１の金属層１７＋を除去すると第１図に示した半導体
装＃Ｌを得ることができる。さらに、第６図に示した状
態で半導体装置の電気的特性試験を実施すれば、取扱い
が容易なため、試験の費用を低減させることができる。
以上のように本発明によれば、半導体装置を小型化でき
ると共に、小型半導体装置では取扱い上の問題で通常困
難な電気的特性試験の容易な半導体装置を得ることがで
きる効果がある。
ると共に、小型半導体装置では取扱い上の問題で通常困
難な電気的特性試験の容易な半導体装置を得ることがで
きる効果がある。
【図面の簡単な説明】
第１図に本発明の一実施例である半導体装置の断面図、
第２区！〜第６図は第１図の半導体装置の各製造工程図
を示したもので、第２図に絶縁基板に金属配線を形成し
た状態分示す斜視図、第３図は＠２図のＩｎ−ＩＩＩ線
における断面図、第４図は第２図の他の実施例を示す断
面図、第５図は絶縁基板に半導体基板を取付けた状態の
断面図、第６図は第５図を樹脂で覆った場合の断面図、
第７図は従来の半導体装置の斜視図、第８図は第７図の
断面図である。 図において、（１１に半導体基板、（２１に金属配線、
（３）は外部引出し電極、（４１に保護膜、（５）は金
属バンプ、（６１は樹脂、（７）に試験用金属配線、（
ハ）は試験用電極、（８）は絶縁基板、（９）にスルー
ホールをボす。 なお、 図中、 同一符号は同一、 又は相当部分を 不す０
第２区！〜第６図は第１図の半導体装置の各製造工程図
を示したもので、第２図に絶縁基板に金属配線を形成し
た状態分示す斜視図、第３図は＠２図のＩｎ−ＩＩＩ線
における断面図、第４図は第２図の他の実施例を示す断
面図、第５図は絶縁基板に半導体基板を取付けた状態の
断面図、第６図は第５図を樹脂で覆った場合の断面図、
第７図は従来の半導体装置の斜視図、第８図は第７図の
断面図である。 図において、（１１に半導体基板、（２１に金属配線、
（３）は外部引出し電極、（４１に保護膜、（５）は金
属バンプ、（６１は樹脂、（７）に試験用金属配線、（
ハ）は試験用電極、（８）は絶縁基板、（９）にスルー
ホールをボす。 なお、 図中、 同一符号は同一、 又は相当部分を 不す０
Claims (1)
- 半導体基板の１面に半導体回路を形成し、この半導体回
路を相互に接続する金属配線を有し、その上を保護膜で
覆い、この保護膜の一部に開口部を設け、上記金属配線
を露出させて電極とするとともに、前記電極に金属バン
プを接続し、この金属バンプの一部を外部に露出するよ
うに前記金属バンプと半導体装置全体を樹脂で封止した
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264123A JPH04139848A (ja) | 1990-10-01 | 1990-10-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264123A JPH04139848A (ja) | 1990-10-01 | 1990-10-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04139848A true JPH04139848A (ja) | 1992-05-13 |
Family
ID=17398801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2264123A Pending JPH04139848A (ja) | 1990-10-01 | 1990-10-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04139848A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656863A (en) * | 1993-02-18 | 1997-08-12 | Mitsubishi Denki Kabushiki Kaisha | Resin seal semiconductor package |
| EP1168440A1 (en) * | 1995-10-24 | 2002-01-02 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US8279618B2 (en) | 2007-09-06 | 2012-10-02 | Murata Manufacturing Co., Ltd. | Circuit substrate and circuit substrate manufacturing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0269951A (ja) * | 1988-09-05 | 1990-03-08 | Sharp Corp | フィルムキャリア基板 |
| JPH02186653A (ja) * | 1989-12-07 | 1990-07-20 | Canon Inc | 接続構造体 |
-
1990
- 1990-10-01 JP JP2264123A patent/JPH04139848A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0269951A (ja) * | 1988-09-05 | 1990-03-08 | Sharp Corp | フィルムキャリア基板 |
| JPH02186653A (ja) * | 1989-12-07 | 1990-07-20 | Canon Inc | 接続構造体 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656863A (en) * | 1993-02-18 | 1997-08-12 | Mitsubishi Denki Kabushiki Kaisha | Resin seal semiconductor package |
| US5753973A (en) * | 1993-02-18 | 1998-05-19 | Mitsubishi Denki Kabushiki Kaisha | Resin seal semiconductor package |
| US5920770A (en) * | 1993-02-18 | 1999-07-06 | Mitsubishi Denki Kabushiki Kaisha | Resin seal semiconductor package and manufacturing method of the same |
| US6191493B1 (en) | 1993-02-18 | 2001-02-20 | Mitsubishi Denki Kabushiki Kaisha | Resin seal semiconductor package and manufacturing method of the same |
| EP1168440A1 (en) * | 1995-10-24 | 2002-01-02 | Oki Electric Industry Co., Ltd. | Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same |
| US8279618B2 (en) | 2007-09-06 | 2012-10-02 | Murata Manufacturing Co., Ltd. | Circuit substrate and circuit substrate manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| US6326687B1 (en) | IC package with dual heat spreaders | |
| JP3432982B2 (ja) | 表面実装型半導体装置の製造方法 | |
| US4219882A (en) | Magnetic domain devices | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| JPS6347353B2 (ja) | ||
| KR100370529B1 (ko) | 반도체 장치 | |
| JPS61160946A (ja) | 半導体装置の接続構造体 | |
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| JP2817712B2 (ja) | 半導体装置及びその実装方法 | |
| JP3336859B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JP2005079387A (ja) | 半導体装置、半導体モジュールおよび半導体装置の製造方法 | |
| JPH08250651A (ja) | 半導体パッケージ | |
| JP4016587B2 (ja) | 電子部品及びその製造方法 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JPH02189926A (ja) | 半導体集積回路装置 | |
| JPH05102336A (ja) | 半導体装置 | |
| JP2884837B2 (ja) | 半導体装置 | |
| JP2001230368A (ja) | 集積回路のパッケージ構造 | |
| JPS6020614A (ja) | 弾性表面波回路ブロツク | |
| JPH01234296A (ja) | Ｉｃカード | |
| JPS63209897A (ja) | メモリカ−ド | |
| JPS63250850A (ja) | 半導体メモリモジユ−ル | |
| JPH10135372A (ja) | 半導体装置 |