JPH04145657A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04145657A JPH04145657A JP26836090A JP26836090A JPH04145657A JP H04145657 A JPH04145657 A JP H04145657A JP 26836090 A JP26836090 A JP 26836090A JP 26836090 A JP26836090 A JP 26836090A JP H04145657 A JPH04145657 A JP H04145657A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- layer
- temperature
- temperature dependence
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は集積回路用抵抗素子に関し、詳しくは比抵抗の
値に左右されることなく、任意の温度特性を得ることが
できる抵抗構造に関する。
値に左右されることなく、任意の温度特性を得ることが
できる抵抗構造に関する。
【従来の技術１
従来の半導体装置は、文献「グレイ アンドマイヤー著
、１９８４年、ジョン・ワイリー アンド サンズ社刊
、アナリシス アンド デザイン オブ アナログ イ
ンテグレーテッド サーキッツ、第１１２頁〜１１９頁
（Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａ
ｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ
、ＰＰ１１２−１１９．２ｎｄ−Ｅｄｉ、、Ｇｒａｙ
ａｎｄ Ｍｅｙｅｒ、１９８４．Ｊｏｈｎ Ｖｉｌｅｙ
＆５ｏｎｓ、、Ｉｎｃ、）及び本願明細書の第５（ａ
）図及び第５（ｂ）図に示すように、半導体基板内に設
けた不純物拡散層もしくは、絶縁膜上に設けた多結晶シ
リコン層のいずれか一方のみで抵抗を形成していた。こ
のため例えば高抵抗を得るために、不純物濃度を低下さ
せると抵抗値の温度依存性が悪化する欠点があった。 【発明が解決しようとする課題】 従来集積回路で用いる抵抗素子は、温度に依イして抵抗
値が変化することが知られている。特番。 高い抵抗値を得るために比抵抗を増加させると、この現
象が顕著になり回路設計上大きな問題とする。 本発明の目的は、比抵抗の値に制限されることなく、任
意の温度特性を持つ抵抗素子を提供す２ことにある。
、１９８４年、ジョン・ワイリー アンド サンズ社刊
、アナリシス アンド デザイン オブ アナログ イ
ンテグレーテッド サーキッツ、第１１２頁〜１１９頁
（Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａ
ｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ
、ＰＰ１１２−１１９．２ｎｄ−Ｅｄｉ、、Ｇｒａｙ
ａｎｄ Ｍｅｙｅｒ、１９８４．Ｊｏｈｎ Ｖｉｌｅｙ
＆５ｏｎｓ、、Ｉｎｃ、）及び本願明細書の第５（ａ
）図及び第５（ｂ）図に示すように、半導体基板内に設
けた不純物拡散層もしくは、絶縁膜上に設けた多結晶シ
リコン層のいずれか一方のみで抵抗を形成していた。こ
のため例えば高抵抗を得るために、不純物濃度を低下さ
せると抵抗値の温度依存性が悪化する欠点があった。 【発明が解決しようとする課題】 従来集積回路で用いる抵抗素子は、温度に依イして抵抗
値が変化することが知られている。特番。 高い抵抗値を得るために比抵抗を増加させると、この現
象が顕著になり回路設計上大きな問題とする。 本発明の目的は、比抵抗の値に制限されることなく、任
意の温度特性を持つ抵抗素子を提供す２ことにある。
上記の目的は、温度特性の異なる二種類以上ｅ抵抗層を
組み合わせることで達成される。 第１図に示すように、単結晶シリコン層に形がした拡散
抵抗は常温（室温）以上では正の温度依存性を持ち、こ
れより低温では負の温度依存性を技つ。一方、不純物濃
度がｌＸｌ０１″／Ｃ■３以下の多結晶シリコン層は負
の温度依存性を持ち、またポリガイド層（もしくはシリ
サイド層）は正の温度依存性を持つ。すなわち異なる温
度依存性の抵抗を並列接続することにより、温度依存性
の少ない抵抗を実現するものである。さらに、両紙抗層
の形状をレイアウトにより変化することで任意の温度依
存性を持つ抵抗の形成が可能となる。
組み合わせることで達成される。 第１図に示すように、単結晶シリコン層に形がした拡散
抵抗は常温（室温）以上では正の温度依存性を持ち、こ
れより低温では負の温度依存性を技つ。一方、不純物濃
度がｌＸｌ０１″／Ｃ■３以下の多結晶シリコン層は負
の温度依存性を持ち、またポリガイド層（もしくはシリ
サイド層）は正の温度依存性を持つ。すなわち異なる温
度依存性の抵抗を並列接続することにより、温度依存性
の少ない抵抗を実現するものである。さらに、両紙抗層
の形状をレイアウトにより変化することで任意の温度依
存性を持つ抵抗の形成が可能となる。
温度特性が異なる二種類以上の抵抗層を組み合わせるこ
とで、温度依存性の少ない抵抗や、さらには任意の温度
依存性を持つ抵抗が形成できる。 この結果、回路設計上抵抗値の温度補償が容易となる。 また、抵抗の位置を発熱量が多い素子に対して任意に取
れるため、レイアウトの自由度が高まる。これにより従
来に比して、より広範囲な温度での動作が可能となる。
とで、温度依存性の少ない抵抗や、さらには任意の温度
依存性を持つ抵抗が形成できる。 この結果、回路設計上抵抗値の温度補償が容易となる。 また、抵抗の位置を発熱量が多い素子に対して任意に取
れるため、レイアウトの自由度が高まる。これにより従
来に比して、より広範囲な温度での動作が可能となる。
実施例１
本発明の第１の実施例を第１図に示す。本実施例の抵抗
は、半導体基板内に設けた該基板と反対導電型の不純物
層５と、該不純物層と反対の抵抗の温度依存性を有する
多結晶シリコン層４により形成し、並列抵抗回路酸とす
ることで抵抗の温度依存性を改善している。即ち、従来
構造では単結晶シリコンもしくは多結晶シリコンいずれ
か一方の材料を抵抗として用いていたため、例えば高抵
抗を得るために不純物濃度を低下すると抵抗値が大きく
変動する欠点があった。 本発明は第４図に明らかなように温度依存性の異なる抵
抗を並列接続することにより、温度依存性の少ない抵抗
の形成が可能となる。通常、単結晶シリコン層に形成し
た拡散抵抗は常温（室温）以上では正の温度依存性を持
ち、これより低温では負の温度依存性を持つ、一方、不
純物濃度がｌＸｌ０１″／ｃｍ”以下の多結晶シリコン
層は負の温度依存性を持ち、またポリサイド層（もしく
はシリサイド層）は正の温度依存性を持つ、このことか
ら、目的とする使用温度範囲において第１図に示すよう
に異なる温度依存性の抵抗を並列接続することにより、
任意の温度依存性の抵抗を得ることが可能となる。すな
わち、温度依存性を零に近付けることができる。 例えば、＋１００℃の絶対値１１．２にΩ、＋１００℃
±５０℃の温度依存性＋１０．４％、−６，８％の単結
晶シリコン拡散抵抗と、上記値が２７にΩ、−１９，５
％、＋２４．２％の多結晶シリコン抵抗を並列接続する
ことで、絶対値７．９にΩ、＋１００℃±５０℃の温度
依存性±０．５％以内の抵抗を得ることが可能となる。 さらに、−１ｏｏ℃の絶対値１０．９ ｋΩ、 −１０
０’Ｃｆ５０”Ｃ（７）温度依存性−６，０％、＋９．
６％の単結晶シリコン拡散抵抗と、上記値が６．５にΩ
、＋５．６％、−４，７％の多結晶シリサイド抵抗を並
列接続することで、絶対値４．０ ｋΩ、−１００℃±
５０℃の温度依存性±０．５％以内の抵抗を得ることが
可能となる。 第６図〜第８図は本実施例による半導体装置の製造工程
を示したもので、第１図の断面構造までの工程を示しで
ある。さらに、第９図〜第１０図は従来のバイポーラ集
積回路への適用例を示しである。以下製造工程及び適用
例を図番に従って説明する。 始めに、Ｐ型Ｓｉ基板ｌの所望部分に窒化シリコン膜３
を設ける。この後１選択酸化法を用いて、二酸化シリコ
ン膜２を設ける（第６図）６次に、半導体基板表面に多
結晶シリコン層４ａを形成し。 この後、上記多結晶シリコン層にＮ型不純物である砒素
もしくは燐をドーピングし、熱処理を行ない、Ｎ型拡散
層５を形成する。この後、上記多結晶シリコンをパター
ニングしく第７図）、半導体基板表面上に二酸化シリコ
ン層６を形成し、周知のホトエツチング技術を用いて多
結晶シリコン層上にコンタクト孔を形成する。この後、
上記コンタクト孔を覆うようにＡＱ電極７を形成して、
第１図に示すように任意の抵抗の温度依存性を有する半
導体装置を実現できる。なお、本実施例において多結晶
シリコン層４形成前に、ｎ形拡散層５を形成しても同様
の構造となることは勿論である。 第９図〜第１１図はバイポーラ集積回路への本発明の半
導体装置の適用例し示している。第９図は、多結晶シリ
コン層４ｂをバイポーラ・トランジスタのエミッタと兼
用することで大幅な工程の増加なしに本発明が適用可能
であることを示している。第１０図は、多結晶シリコン
層４ａをバイポーラ・トランジスタのベースと兼用して
おり、第１１図は、多結晶シリコン層４ｂをバイポーラ
・トランジスタのエミッタと、多結晶シリコン層４ａを
バイポーラ・トランジスタのベースと兼用することで大
幅な工程の増加なし峠本発明が適用可能であることを示
している。 実施例２ 第２の実施例は、実施例１で示した拡散層抵抗を半導体
基板と同一導電型形としたものである６本実施例は第２
図に明らかなように、半導体基板の導電型に左右される
ことなく所望の導電型の抵抗が形成できる。さらに、Ｐ
Ｎ接合分離領域の濃度を低減することで、寄生容量及び
基板バイアス効果の低減が図れる。第１２図〜第１４図
は本実施例による半導体装置の製造工程を示したもので
、第２図の断面構造になる以前を示しである。以下製造
工程を図番に従って説明する。 始めにＰ型Ｓｉ基板１の所望部分に二酸化シリコン膜２
を設ける。この後、基板表面からＮ型不純物である砒素
もしくは燐を拡散させ、Ｎ型拡散層１０を形成する（第
１２図）。次に、周知のホトエツチング及びドライエツ
チング技術を用いて、基板表面の所望部分に多結晶シリ
コン層４ｂを設ける。この後、基板表面に硼素をドーピ
ングし、熱処理を行ない、Ｐ型拡散層８を形成する（第
１３図）、さらに、半導体基板表面上に二酸化シリコン
層６を形成し１周知のホトエツチング技術を用いて多結
晶シリコン層及びＰ型拡散層上にコンタクト孔を形成す
る。この後、上記コンタクト孔を覆うようにＡＭ電極７
を形成して、第２図に示すように半導体基板から電気的
に分離され、任意の抵抗の温度依存性を有する半導体装
置を実現できる。 実施例３ 第３の実施例を第３図に示す。本実施例は、第１及び第
２の実施例で示した半導体装置において、半導体基板内
に設けた不純物層と、上部多結晶シリコン層との間に絶
縁膜を設け、任意の導電型の不純物層と多結晶シリコン
層を有することを特徴とする半導体装置である。以下、
第１５図及び第１７図を用いて本実施例による半導体装
置の製造工程を図番に従って説明する。 始めにＰ型Ｓｉ基板１の所望部分に二酸化シリコン膜２
を設ける。この後、基板表面からＮが他不純物である砒
素もしくは燐を拡散させＮ型拡散層１０を形成し、さら
に半導体表面に二酸化シリコン層９を設ける（第１５図
）。次に、基板表面に多結晶シリコン４ｂを設け、Ｐ型
拡散層である硼素をドーピングし熱処理を行なう。その
後１周知のホトエツチング及びドライエツチング技術を
用いて、第１６図のように多結晶シリコン溜を加工（パ
ターニング）する。さらに、半導体基板表面上に二酸化
シリコン層６を形成し、多結晶シリコン層及びＮ型拡散
層上にコンタクト孔を形成した。 この後、上記コンタクト孔を覆うようにＡＱ電極７を形
成して、第３図に示すように任意の導電型の多結晶シリ
コン層を有し、さらに任意の抵抗の温度依存性を有する
半導体装置を実現できる。 なお、上記の実施例においてＮ型Ｐ型の導電型をすべて
逆転しても、さらに多結晶シリコン層をポリサイド層（
またはシリサイド層）に置き換えても本発明が適用可能
であることは勿論である。
は、半導体基板内に設けた該基板と反対導電型の不純物
層５と、該不純物層と反対の抵抗の温度依存性を有する
多結晶シリコン層４により形成し、並列抵抗回路酸とす
ることで抵抗の温度依存性を改善している。即ち、従来
構造では単結晶シリコンもしくは多結晶シリコンいずれ
か一方の材料を抵抗として用いていたため、例えば高抵
抗を得るために不純物濃度を低下すると抵抗値が大きく
変動する欠点があった。 本発明は第４図に明らかなように温度依存性の異なる抵
抗を並列接続することにより、温度依存性の少ない抵抗
の形成が可能となる。通常、単結晶シリコン層に形成し
た拡散抵抗は常温（室温）以上では正の温度依存性を持
ち、これより低温では負の温度依存性を持つ、一方、不
純物濃度がｌＸｌ０１″／ｃｍ”以下の多結晶シリコン
層は負の温度依存性を持ち、またポリサイド層（もしく
はシリサイド層）は正の温度依存性を持つ、このことか
ら、目的とする使用温度範囲において第１図に示すよう
に異なる温度依存性の抵抗を並列接続することにより、
任意の温度依存性の抵抗を得ることが可能となる。すな
わち、温度依存性を零に近付けることができる。 例えば、＋１００℃の絶対値１１．２にΩ、＋１００℃
±５０℃の温度依存性＋１０．４％、−６，８％の単結
晶シリコン拡散抵抗と、上記値が２７にΩ、−１９，５
％、＋２４．２％の多結晶シリコン抵抗を並列接続する
ことで、絶対値７．９にΩ、＋１００℃±５０℃の温度
依存性±０．５％以内の抵抗を得ることが可能となる。 さらに、−１ｏｏ℃の絶対値１０．９ ｋΩ、 −１０
０’Ｃｆ５０”Ｃ（７）温度依存性−６，０％、＋９．
６％の単結晶シリコン拡散抵抗と、上記値が６．５にΩ
、＋５．６％、−４，７％の多結晶シリサイド抵抗を並
列接続することで、絶対値４．０ ｋΩ、−１００℃±
５０℃の温度依存性±０．５％以内の抵抗を得ることが
可能となる。 第６図〜第８図は本実施例による半導体装置の製造工程
を示したもので、第１図の断面構造までの工程を示しで
ある。さらに、第９図〜第１０図は従来のバイポーラ集
積回路への適用例を示しである。以下製造工程及び適用
例を図番に従って説明する。 始めに、Ｐ型Ｓｉ基板ｌの所望部分に窒化シリコン膜３
を設ける。この後１選択酸化法を用いて、二酸化シリコ
ン膜２を設ける（第６図）６次に、半導体基板表面に多
結晶シリコン層４ａを形成し。 この後、上記多結晶シリコン層にＮ型不純物である砒素
もしくは燐をドーピングし、熱処理を行ない、Ｎ型拡散
層５を形成する。この後、上記多結晶シリコンをパター
ニングしく第７図）、半導体基板表面上に二酸化シリコ
ン層６を形成し、周知のホトエツチング技術を用いて多
結晶シリコン層上にコンタクト孔を形成する。この後、
上記コンタクト孔を覆うようにＡＱ電極７を形成して、
第１図に示すように任意の抵抗の温度依存性を有する半
導体装置を実現できる。なお、本実施例において多結晶
シリコン層４形成前に、ｎ形拡散層５を形成しても同様
の構造となることは勿論である。 第９図〜第１１図はバイポーラ集積回路への本発明の半
導体装置の適用例し示している。第９図は、多結晶シリ
コン層４ｂをバイポーラ・トランジスタのエミッタと兼
用することで大幅な工程の増加なしに本発明が適用可能
であることを示している。第１０図は、多結晶シリコン
層４ａをバイポーラ・トランジスタのベースと兼用して
おり、第１１図は、多結晶シリコン層４ｂをバイポーラ
・トランジスタのエミッタと、多結晶シリコン層４ａを
バイポーラ・トランジスタのベースと兼用することで大
幅な工程の増加なし峠本発明が適用可能であることを示
している。 実施例２ 第２の実施例は、実施例１で示した拡散層抵抗を半導体
基板と同一導電型形としたものである６本実施例は第２
図に明らかなように、半導体基板の導電型に左右される
ことなく所望の導電型の抵抗が形成できる。さらに、Ｐ
Ｎ接合分離領域の濃度を低減することで、寄生容量及び
基板バイアス効果の低減が図れる。第１２図〜第１４図
は本実施例による半導体装置の製造工程を示したもので
、第２図の断面構造になる以前を示しである。以下製造
工程を図番に従って説明する。 始めにＰ型Ｓｉ基板１の所望部分に二酸化シリコン膜２
を設ける。この後、基板表面からＮ型不純物である砒素
もしくは燐を拡散させ、Ｎ型拡散層１０を形成する（第
１２図）。次に、周知のホトエツチング及びドライエツ
チング技術を用いて、基板表面の所望部分に多結晶シリ
コン層４ｂを設ける。この後、基板表面に硼素をドーピ
ングし、熱処理を行ない、Ｐ型拡散層８を形成する（第
１３図）、さらに、半導体基板表面上に二酸化シリコン
層６を形成し１周知のホトエツチング技術を用いて多結
晶シリコン層及びＰ型拡散層上にコンタクト孔を形成す
る。この後、上記コンタクト孔を覆うようにＡＭ電極７
を形成して、第２図に示すように半導体基板から電気的
に分離され、任意の抵抗の温度依存性を有する半導体装
置を実現できる。 実施例３ 第３の実施例を第３図に示す。本実施例は、第１及び第
２の実施例で示した半導体装置において、半導体基板内
に設けた不純物層と、上部多結晶シリコン層との間に絶
縁膜を設け、任意の導電型の不純物層と多結晶シリコン
層を有することを特徴とする半導体装置である。以下、
第１５図及び第１７図を用いて本実施例による半導体装
置の製造工程を図番に従って説明する。 始めにＰ型Ｓｉ基板１の所望部分に二酸化シリコン膜２
を設ける。この後、基板表面からＮが他不純物である砒
素もしくは燐を拡散させＮ型拡散層１０を形成し、さら
に半導体表面に二酸化シリコン層９を設ける（第１５図
）。次に、基板表面に多結晶シリコン４ｂを設け、Ｐ型
拡散層である硼素をドーピングし熱処理を行なう。その
後１周知のホトエツチング及びドライエツチング技術を
用いて、第１６図のように多結晶シリコン溜を加工（パ
ターニング）する。さらに、半導体基板表面上に二酸化
シリコン層６を形成し、多結晶シリコン層及びＮ型拡散
層上にコンタクト孔を形成した。 この後、上記コンタクト孔を覆うようにＡＱ電極７を形
成して、第３図に示すように任意の導電型の多結晶シリ
コン層を有し、さらに任意の抵抗の温度依存性を有する
半導体装置を実現できる。 なお、上記の実施例においてＮ型Ｐ型の導電型をすべて
逆転しても、さらに多結晶シリコン層をポリサイド層（
またはシリサイド層）に置き換えても本発明が適用可能
であることは勿論である。
本発明によれば温度特性が異なる二種類以上の抵抗層を
組み合わせることで、温度依存性の少ない抵抗や、さら
には任意の温度依存性を持つ抵抗が形成できる。この結
果回路設計上、抵抗値の温度補償が容易な半導体装置を
実現が可能となる。
組み合わせることで、温度依存性の少ない抵抗や、さら
には任意の温度依存性を持つ抵抗が形成できる。この結
果回路設計上、抵抗値の温度補償が容易な半導体装置を
実現が可能となる。
第１図は第１の実施例の半導体装置の断面図、第２図は
第２の実施例の半導体装置の断面図、第３図は第３の実
施例の半導体装置の断面図、第４図は本発明の基本概念
を示す抵抗の温度特性図、第５（ａ）図及び第５（ｂ）
図は従来構造を示す半導体装置の断面図、第６図〜第８
図は第１の実施例による半導体装置の製造工程を示す断
面図、第９図〜第１１図は第１の実施例を適用したバイ
ポーラ集積回路を示す断面図、第１２図〜第１４図は第
２の実施例による半導体装置の製造工程を示す断面図、
第１５図〜第１７図は第３の実施例による半導体装置の
製造工程を示す断面図である。 符号の説明 １・・・Ｐ型シリコン基板 ２．６，９，１１・・・二酸化シリコン層３・・・窒化
シリコン層 ４ａ・・・Ｎ型多結晶シリコン層 ４ｂ・・・Ｐ型多結晶シリコン層 ５．１０，１２，１５・・・Ｎ型拡散層７・・・ＡＱ電
極層 ８．１４・・・Ｐ型拡散層 １３・・・Ｎ型エピタキシャル層、 ・−−ス 第４図 温度 Ｔ （℃） （ａ） 第４図 温度 （”Ｃ） （ｂ） 第５図 （ａ） （ｂ） 第１２図 第１３図 第１５図 第１６図
第２の実施例の半導体装置の断面図、第３図は第３の実
施例の半導体装置の断面図、第４図は本発明の基本概念
を示す抵抗の温度特性図、第５（ａ）図及び第５（ｂ）
図は従来構造を示す半導体装置の断面図、第６図〜第８
図は第１の実施例による半導体装置の製造工程を示す断
面図、第９図〜第１１図は第１の実施例を適用したバイ
ポーラ集積回路を示す断面図、第１２図〜第１４図は第
２の実施例による半導体装置の製造工程を示す断面図、
第１５図〜第１７図は第３の実施例による半導体装置の
製造工程を示す断面図である。 符号の説明 １・・・Ｐ型シリコン基板 ２．６，９，１１・・・二酸化シリコン層３・・・窒化
シリコン層 ４ａ・・・Ｎ型多結晶シリコン層 ４ｂ・・・Ｐ型多結晶シリコン層 ５．１０，１２，１５・・・Ｎ型拡散層７・・・ＡＱ電
極層 ８．１４・・・Ｐ型拡散層 １３・・・Ｎ型エピタキシャル層、 ・−−ス 第４図 温度 Ｔ （℃） （ａ） 第４図 温度 （”Ｃ） （ｂ） 第５図 （ａ） （ｂ） 第１２図 第１３図 第１５図 第１６図
Claims (1)
- 【特許請求の範囲】 １、半導体基板内に設けた不純物層と、該不純物層と反
対の抵抗温度依存性を有する多結晶シリコン層またはポ
リサイド層により形成される並列抵抗回路を有すること
を特徴とする半導体装置。 ２、多結晶シリコン層またはポリサイド層を半導体基板
内に設けた不純物層上部に設けることを特徴とする請求
項１記載の半導体装置。 ３、半導体基板内に設けた不純物層と、反対導電型の多
結晶シリコン層を有することを特徴とする請求項２記載
の半導体装置。 ４、半導体基板内に設けた不純物層と、上部多結晶シリ
コン層またはポリサイド層との間に絶縁膜を有すること
を特徴とする請求項２もしくは３記載の半導体装置。 ５、任意の温度特性を有することを特徴とする請求項１
ないし４のいずれか記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26836090A JPH04145657A (ja) | 1990-10-08 | 1990-10-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26836090A JPH04145657A (ja) | 1990-10-08 | 1990-10-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04145657A true JPH04145657A (ja) | 1992-05-19 |
Family
ID=17457441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26836090A Pending JPH04145657A (ja) | 1990-10-08 | 1990-10-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04145657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133094A (en) * | 1993-03-09 | 2000-10-17 | Hitachi Ltd | Semiconductor device and process of producing the same |
-
1990
- 1990-10-08 JP JP26836090A patent/JPH04145657A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133094A (en) * | 1993-03-09 | 2000-10-17 | Hitachi Ltd | Semiconductor device and process of producing the same |
| US6524924B1 (en) | 1993-03-09 | 2003-02-25 | Hitachi, Ltd. | Semiconductor device and process of producing the same |
| US6610569B1 (en) | 1993-03-09 | 2003-08-26 | Hitachi, Ltd. | Semiconductor device and process of producing the same |
| US6835632B2 (en) | 1993-03-09 | 2004-12-28 | Hitachi, Ltd. | Semiconductor device and process of producing the same |
| US7238582B2 (en) | 1993-03-09 | 2007-07-03 | Hitachi, Ltd. | Semiconductor device and process of producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880006781A (ko) | 반도체 집적회로 및 그 제조방법 | |
| JPH0123949B2 (ja) | ||
| JPH04145657A (ja) | 半導体装置 | |
| JPS6133261B2 (ja) | ||
| JP3396125B2 (ja) | 定電圧ダイオード | |
| JPS605068B2 (ja) | Ｍｏｓ形半導体装置 | |
| JPS6356708B2 (ja) | ||
| JPH0366157A (ja) | 半導体集積回路装置 | |
| JPS6238865B2 (ja) | ||
| JPH05211294A (ja) | 半導体装置 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPS60244058A (ja) | 半導体集積回路装置 | |
| CN116721919A (zh) | 一种npn型数字晶体管芯片结构的制造方法 | |
| JPH0319236A (ja) | バイポーラ型トランジスタ | |
| JPS6210031B2 (ja) | ||
| JPS62235766A (ja) | 半導体装置の製造方法 | |
| JPS6225260B2 (ja) | ||
| JPH1065107A (ja) | 半導体装置及びその製造方法 | |
| JPS5870568A (ja) | 半導体集積回路装置 | |
| JPS6352467A (ja) | 抵抗素子 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JP2000216254A (ja) | 半導体装置の製造方法 | |
| JPH0385758A (ja) | 半導体抵抗器 | |
| JPS5847861B2 (ja) | ハンドウタイソウチ | |
| JPS60213050A (ja) | 半導体抵抗素子 |