JPH04169982A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特ニ複数の周辺
装置と複数の入出力端子（以下入出力ポートと記す）を
持つマイクロコンピュータに関する。

〔従来の技術〕

従来のマイクロコンピュータを使用したプリント基板に
ついて、第４図を用いて説明する。第４図に示すプリン
ト基板４０１は、マイクロコンピュータ本体４０２．入
出カバ、ノア４０フ、バツフア４０８を含んで構成して
いる。尚、マイクロコンピュータ本体４０２は周辺処理
装置として第１のタイマ４０３．第２のタイマ４０４．
シリアルインタフェース４０５１割り込みコントローラ
４０８を含んでおり、第１のタイマ４０３内の出力ポー
トは信号線群４０９でプリント基板４０１の外部端子群
４１７に接続し、第２のタイマ４゜４内の出力ポートは
信号線群４１０でプリント基板４０１の外部端子群４１
５に接続し、シリアルインターフェース４０５内の入出
力ポートは、信号線群４１１で人出力バッファ４０７に
接続し、割り込みコントローラ４０６内の入力ポートは
、信号線群４１２でバッファ４０８に接続し、人出カバ
ッファ４０７は信号線群４１３でプリント基板４０１の
外部端子群４１８に接続し、バッファ４０８は信号線群
４１４でプリント基板４０１の外部端子群４１６に接続
している。

尚、プリント基板４０１の外部端子群４１５゜４１６．
４１７，４１８は、直接プリント基板４０１の外部と結
線している端子群である。このプリント基板４０１は、
外部のシステムと接続するためプリント基板上の信号線
群４０９及び４１４を、第４図のように引き回して結線
している。

〔発明が解決しようとする課題〕

前述したマイクロコンピュータ本体を使用した構成で、
プリント基板４０１を製作する際、ある周辺装置の入出
力ポートはマイクロコンピュータ本体４０２のパッケー
ジの特定の１片にあるので、プリント配線はマイクロコ
ンピュータ本体４０２の端子配置に合わせて製作しなけ
ればならず、自由なレイアウトをとるわけにいかない。

例えば第４図で、第１のタイマ４０３はマイクロコンピ
ュータ本体４０２の図中右側のピンより出力されるが、
その出力信号群４０９はプリント基板の図中左側の外部
端子群４１７に接続するので、プリント基板４０１上の
配線が長くなっている。

従って、長い配線による寄生容量が付くので、動作スピ
ードの制約を受けるうえ、マイクロコンピュータの出力
信号の波形は鈍り、誤動作の原因となる。それに加えて
、プリントＭ板４０１上の配線領域が大きくなり、プリ
ント基板４０１を小さく設計することができず、コスト
が萬くなる。また多層基板を使用してプリント基板４０
１を小さくすることはできるが、多層基板は価格が高い
ので、コストが高くなることに変わりはない。

本発明の目的は、前記欠点を解決し、多層基板を使用せ
ず、安価に製造できるようにしたマイクロコンピュータ
を提供することにある。

〔課題を解決するための手段〕

本発明の構成は、中央処理装置と、複数の周辺処理装置
と、前記周辺処理装置に対して入出力動作を行う複数の
入出力端子とを備えたマイクロフンピユータにおいて、
前記周辺処理装置と前記入出力端子との接続を切り替え
る入出力切り替え手段と、前記周辺処理装置と前記入出
力端子との接続を指定する指定手段とを備え、前記指定
手段により前記入出力切り替え手段を制御して、選択的
に前記周辺処理装置と前記入出力端子とを接続するよう
にしたことを特徴とする。

〔実施例〕

次に図面を参照しながら本発明を説明する。

第１図、第２図はそれぞれ本発明の第１の実施例のマイ
クロコンピュータのブロック図、その部分を示す回路図
である。

第１図において、本発明の第１の実施例では、８ビツト
のマイクロコンピュータについて示した。

第１図において、本実施例のマイクロコンピュータは、
中央処理装置（ＣＰＵ）１０１．周辺処理装置１０２，
１０３．入出力ポート１０４，１０５．１０６．入出力
セレクタ１０７．ＣＰＵｌ０１と周辺処理装置１０２．
１０３及び入出力ポ−ト１０６とを互いに接続する内部
バス１０８゜周辺処理装置１０２と入出力セレクタ１０
７を接続するバス１０９．バス１０９と同様に周辺処理
装置１０３と入出力セレクタ１０７を接続するバス１１
０．入出力セレクタ１０７と入出力ポート１０４を接続
するバス１１１．バス１１１と同様に入出力セレクタ１
０７と入出力ポート１０５を接続するバス１１２．入出
力ポート１０４，１０５．１０６のそれぞれの入出力端
子である１１３．１１４，１１５を含んで、構成してい
る。

次に第２図について説明する。

第２図は第１図のマイクロコンピュータ内にある入出力
セレクタ１０７の詳細な回路図で、２個の周辺処理装置
１０２，１０３と２個の入出カポ−）１０４，１０５と
を接続し切り替え可能な入出力セレクタである。この入
出力セレクタ１０７は、周辺処理装置と入出力ポートの
接続関係を記憶する入出力レジスタ２０１，２０２．ゲ
ートの入力が論理値“１”の時開き、ゲート入力レベル
が論理値“０”の時閉じるトランスファゲート２０３．
２０４，２０５，２０６．周辺処理装置に接続する８ビ
ツト幅のバス１０９，１１０．　入出力ポートに接続す
る８ビツト幅のバス１１１゜１１２を含んで構成してい
る。

尚、入出力レジスタ２０１の内部は、電源端子とＧＮＤ
端子とを配線により切り替えるスイッチ２１０、スイッ
チ２１０の出力信号２０８．信号２０８を入力とするイ
ンバータ２０７．インバータ２０７の出力信号２０９を
含んで構成している。

尚スイッチ２１０は、マイクロコンピュータを製造する
時点で、使用目的に合わせて切り替えるが、本実施例で
はスイッチ２１０でＧＮＤレベルを選択し、信号２０８
を論理値“′０”に、信号２０９を論理値“１”にして
いる。また入出力レジスタ２０２も同様構成であり、そ
の出力信号２１２及び２１１はある固定のレベルを出力
している。

次に第１図と第２図を用いて本実施例のマイクロコンピ
ュータで、周辺処理装置１０２と入出力ポート１０５と
を接続し、周辺処理装置１０３と入出力ポート１０４と
を接続する方法について述べる。

第２図で、入出力レジスタ２０１の出力信号２０９を論
理値“１”、出力信号２０８の論理値“０”とし、入出
力レジスタ２０２の出力信号２１２を論理値“０”、出
力信号２１１の論理値“１パとする。今、トランスファ
ゲート２０４はゲートの入力である信号２０９が論理値
“１”であるので開いており、トランスファゲート２０
３はゲートの入力である信号２０８が論理値“Ｏ”であ
るので閉じている。よってバス１１１はバス１１０と接
続している。またトランスファゲート２０６はゲートの
入力である信号２１２が論理値“０”で閉じており、ト
ランスファゲート２０５はゲートの入力である信号２１
１が論理値“１”であるので開いている。従って、バス
１１２は入出力セレクタ１０７を介して、バス１０９に
接続している。

第１図に於いて、第２図で説明したように、バス１０９
はバス１１２と接続している、またバス１１１は入出力
セレクタ１０７を介してバス１１０に接続している。

以上のことがら、周辺処理装置１０２は入出力ポート１
０５に、周辺処理装置１０３は入出力ポート１０４に接
続しており、周辺処理装置１０３は入出力ポート１０４
に接続していることになる。また入出力セレクタ１０７
内の入出力レジスタ２０１のスイッチ２１０を電源側に
接続し、信号２０８を論理値“１”とし、信号２０９を
論理値“０”とすることで、バス１０９とバス１１１と
を接続することができる。同様に、入出力レジスタ２０
２の出力信号２１２を論理値“１”とし、信号２１１を
論理値“Ｏ”とすることで、バス１１０とバス１１２と
を接続することができる。

第３図は第１図の入出力セレクタ１０７の第２の実施例
の詳細を示す回路図である。

第３図において、入出力セレクタ以外は第１の実施例と
同一である。

第３図の入出力セレクタは、第２図と同様に、２個の周
辺処理装置と２個の入出力ポートを接続し切り替え可能
な入出力セレクタである。この入出力セレクタは、内部
バス３０１１周辺処理装置と入出力ポートの一接続関係
を記憶する４ビツトの入出力レジスタ３０２．ゲートの
入力か論理値“１”′の時開き、ゲート入力レベルが論
理値“０”の時閉じるトランスファゲート３０３，３０
４．３０５，３０６，３１２．周辺処理装置に接続する
８ビツト幅のバス３０７（第１図のバス１０９と対応す
る）、３０８（第１図のバス１１０と対応する）、入出
力ポートに接続する８ビツト幅のバス３０９（第１図の
バス１１１と対応する）、３１０（第１図のバス１１２
と対応する）、入出力レジスタ３０２の入力で、入出力
レジスタの内容を書き換える時論理値“１”となる信号
３１１．インバータ３１３，３１４を含んで構成してい
る。

第２の実施例では、周辺処理ｇ置と入出力ポートの接続
を使用者がプログラムで変更できるようにするため、入
出力レジスタを書き込み可能なように構成した。入出力
レジスタ３０２にデータを書き込む時には、信号３１１
を論理値“１”とし、トランスファゲート３１２を開き
、内部バス上のデータ４ビツトを読み込み保持するとと
もに、次段のトランスファゲート３０３，３０４゜３０
５．３０６の各ゲートへデータを入力する。

尚、インバータ３１３は保持のためのもので、駆動能力
は小さく、トランスファゲートの出力とデータが競合し
てもトランスファゲートの出力が勝つようになっている
。

〔発明の効果〕

以上説明したように本発明は、マイクロコンピュータ内
に入出力セレクタを設けて、周辺処理装置と入出力ボー
トとの接続を変更可能にしているから、特にユーザが望
むＬＳＩパッケージの１片より所定の出力を得る事がで
き、特にプリント基板の設計の自由度が増し、このこと
からプリント基板上の配線を短くすることができ、余分
な寄生容量で動作スピードに制約を受けたり、波形が鈍
ることがなくなるという効果があり、またプリント基板
をコンパクトに設計できるので、プリント基板のコスト
を下げることができるという効果がある。

尚本実施例は、８ビツトのマイクロコンピュータについ
て述べたが、８ビツト以外のビット幅でも構わない。ま
た本実施例は、２個の周辺処理装置と２個の入出力ボー
トを切り替え接続する構成について述へたが、２個以上
の周辺処理装置と入出力ボートがある場合も実現可能で
ある。また入出力セレクタの入出力レジスタの構成につ
いて、第２図、第３図で２例述べたが、所定のレベル即
ち論理値“１″、論理値″Ｏ”のレベルが得られるなら
ば他の構成でも構わない。

【図面の簡単な説明】

第１図は本発明の第１の実施例のマイクロコンピュータ
を示すブロック図、第２図は第１図のマイクロコンピュ
ータ内にある入出力セレクタを示す回路図、第３図は本
発明の第２の実施例のマイクロコンピュータを示す回路
図、第４図は従来のマイクロコンピュータのブロック図
である。 １０１・ＣＰＵ（中央処理装置）、１０２゜１１０３−
１辺処理装置、１０４，１０５，１０６・・・入出力ボ
ート、１０７・・・入出力セレクタ、１０８．３０１・
・・内部バス、１０９，１１０・・・周辺処理ｉｔと入
出力セレクタを接続するバス、１１１．１１２・・・入
出力セレクタと入出力ポートを接続するバス、１１３，
１１４，１１５・・・入出力ポートの外部接続端子、２
０１，２０２，３０２・・・入出力レジスタ、２０３，
２０４，２０５，２０６．３０３，３０４，３０５，３
０６，３０８・・・トランスファゲート、２０７，３０
９，３１０・・・インバータ、２０８，２０９，２１１
，２１２゜３１１．３１２，３１３，３１４・・・入出
力レジスタの出力信号、２１ｏ・・・スイッチ、３０７
・・・入出力レジスタ書き込み許可信号。

Claims (1)

【特許請求の範囲】
1. 中央処理装置と、複数の周辺処理装置と、前記周辺処理
   装置に対して入出力動作を行う複数の入出力端子とを備
   えたマイクロコンピュータにおいて、前記周辺処理装置
   と前記入出力端子との接続を切り替える入出力切り替え
   手段と、前記周辺処理装置と前記入出力端子との接続を
   指定する指定手段とを備え、前記指定手段により前記入
   出力切り替え手段を制御して、選択的に前記周辺処理装
   置と前記入出力端子とを接続するようにしたことを特徴
   とするマイクロコンピュータ。