JPH04172275A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関する。

〔従来の技術〕

従来の半導体集積回路１ｂは、第３図に示すように内部
論理回路１０と出力バッファ回路４を有しており、出力
バッファ回路４の出力電流を測定する場合には、測定す
るＣＭ６Ｓインバータ４ａ、４ｂのトランジスタをオン
するために内部論理回路１０を動作させることが必要で
あった。

〔発明が解決しようとする課題〕

従来の半導体集積回路は、テストにおいて上述のように
内部論理回路を動作させるためには、論理シミュレーシ
ョンによって得られるテストパターンをＬＳＩテスタに
よって入力する必要がある。

一般に論理シミュレーションを行なうには、内部回路の
動作をよく把握し、入力テストパターンを設計すること
が必要なので、多大の工数がかがる。

加えてテスタで使用するためのテストパターンデータに
変換する工数も必要である。

さらに加えて、シミュレーションデータより端子の状態
を設定できるパターン位置を解読しテストプログラムを
作成するという煩雑な作業をも必要とする。

次にテスト時を考えると、出力端子毎にテストパターン
の停止バタン位置が異なっていると、端子毎に設定のた
めのパターンを入力し直さなければならないので、テス
ト自体の時間が長くががるという欠点もあった。

しかも開発途中であるなどの理由により、内部回路がシ
ミュレーション通りに動作しない場合は出力電流値を測
定できないということになり、製品開発の遅れの原因と
もなる可能性を持っている。

本発明の目的は、全ての出力バッファ回路の出力電流が
容易にテストできる半導体集積回路を提供することにあ
る。

〔課題を解決するための手段〕

本発明の半導体集積回路は、内部論理回路の複数の内部
出力端の内部論理信号を出力バッファ回路を介して外部
出力端子に出力する半導体集積回路において、前記内部
出力端及び前記出力バッファ回路の入力端との間に、外
部のテストモード設定信号を入力して前記内部論理信号
と外部の出力バッファ設定信号とを選択して出力するテ
ストモード設定回路を付加して構成されている。

〔実施例〕

本発明について図面を参照して説明する。

第１図は本発明の第１の実施例の回路図である。

半導体集積回路１は、第３図に示した半導体集Ｎ回路１
ｂの内部論理回路１０の内部出力端Ｉａ、Ｉｂと出カバ
・ソファ回路４の出力ゲートＧａ、Ｇｂの間に、テスト
モード設定回路３を挿入したものである。

テストモード設定回路３は、入力端を内部出力Ｉａ、Ｉ
ｂに接続し、テストモード設定端子Ｔ１からのテストモ
ード設定信号ｍ１とその反転信号をゲートに入力し出力
端をゲートＧａ、Ｇｂに接続するトランスファゲートＴ
Ｇａ及びＴＧｂを有している。

通常の動作時にはテストモード設定端子Ｔ１をオープン
にしておき、トランスファゲートＴＧａ。

ＴＧｂにはプルアップ抵抗Ｒを通じて”Ｈ”レベルが入
力しオン、逆にトランスファゲートＴＧｃはオフしてい
る。よって出力バッファ回路４のＣＭＯＳインバータ４
ａ、４ｂのゲートＧａ、Ｇｂには内部論理回路２からの
信号ｄａ、ｄｂがそれぞれ入力される。

次に出力バッファ回路４の出力電流ｉａ、ｉｂを測定す
る場合について説明する。

テストモード設定端子Ｔ１にテストモード信号ｍ１とし
て°′Ｌ°゛レベルを入力するとトランスファゲートＴ
Ｇａ、ＴＧｂはオフとなり内部論理回路２と出力バッフ
ァ回路４とは遮断される。

出力バッファ設定端子Ｔ２に出力バッファ設定信号ｍ２
として”′Ｈ″レベルを入力すればＣＭＯＳインバータ
４ａ、４ｂのＮチャネルトランジスタＱｎがオンして出
力端子Ｔ３ａ、Ｔ３ｂの“Ｌ　”レベル側の出力電流を
測定することができる。

また、代りにｍｌとして”Ｈ”レベルを入力すればＰチ
ャネルトランジスタＱｐがオンして出力端子３ａ、３ｂ
の”　Ｈ”レベル側の出力を流を測定することができる
。

ここで、出力端子が３ａ、３ｂの二個の場合について説
明したが、数が多くなっても、同様の動作をする。

第２図は本発明の第２の実施例の回路図である。

第１図のテストモード設定回路３のトランスファーＦ−
−ルトＴ　Ｇ　ａ〜Ｔ　Ｇ　ｃの代りクロックドインバ
ータＣＩａ〜ＣＩｄを用いている。

通常の動作時にはテストモード設定端子Ｔ１をオーブン
にしておくと、クロックドインバータＣＩａ、ＣＩｂは
開きＣＩｃ、ＣＩｄは閉じるノテ、出力バッファ回路４
のＣＭＯＳインバータ４ａ、４ｂには内部論理回路１０
がらの信号ｄａ、ｄｂの逆相信号が入力される。

また出力電流測定の際にはテストモード設定端子Ｔ１の
ｍｌに”Ｌ”レベルを入力してクロックドインバータＣ
Ｉａ、ＣＩｂを閉じ、ＣＩｃ。

ＣＬｄを開く。出力バッファ設定端子Ｔ２の状態により
出力バッファ回路４のＣＭＯＳインバータ４ａ、４ｂの
トランジスタＱｐ、Ｑｎどちらでもオンさせて電流を測
定することができる。

本実施例も第１の実施例と同様にの効果がある。

〔発明の効果〕

以上説明したように本発明の半導体集積回路は、全ての
出力バッファの状態設定を非常に簡単かつ確実、しかも
−斉に行なうことができるという効果がある。

これによって出力バッファ設定のためのシミュレーショ
ン、テストパターン作成の工数が不用になる。

またプログラム作成の工数も飛躍的に軽減される。加え
て内部回路に不具合があるために出力バッファ電流測定
ができない、もしくは評価が遅れるという可能性がなく
なる。

従って、新しい半導体集積回路の開発工数は格段に削減
され、開発期間をちじめることができる。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例の回路図、第３図は従来の半導体集積回路の一例の
回路図である。 １．１ａ・・・半導体集８回路、２・・・内部論理回路
、３，３ａ・・・テストモード設定回路、４・・出力バ
ツファ回路、ＣＩａ〜ＣＩｄ・・・クロッドインバータ
、ｄａ、ｄｂ・・・内部油力信号、Ｇａ、Ｇｂ・・・ゲ
ート端、Ｉａ、Ｉｂ・・内部出力端、ｍトチストモード
設定信号、ｍ２・・・出力バッファ設定信号、Ｔｚ・・
・テストモード設定端子、Ｔ２・出力バッファ設定端子
、Ｔ３ａ、Ｔ３ｂ・・・外部出力端子、Ｔ　Ｇ　ａ〜Ｔ
Ｇｃ川トラン用ファケート。

Claims (1)

1. 【特許請求の範囲】 １、内部論理回路の複数の内部出力端の内部論理信号を
   出力バッファ回路を介して外部出力端子に出力する半導
   体集積回路において、前記内部出力端及び前記出力バッ
   ファ回路の入力端との間に、外部のテストモード設定信
   号を入力して前記内部論理信号と外部の出力バッファ設
   定信号とを選択して出力するテストモード設定回路を付
   加したことを特徴とする半導体集積回路。 ２、前記テストモード設定回路は、前記テストモード設
   定信号により制御される複数のトランスファーゲートま
   たはクロッドインバータを有することを特徴とする請求
   項１記載の半導体集積回路。