JPH04195209A - 演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、外部にＲＯＭ、ＲＡＭに代表される記憶装
置を周辺装置として拡張することかできる演算処理装置
に関するもので、特に演算処理装置のシステムクロック
発生回路に係る。

〔従来の技術〕

演算処理装置は高速化が望まれている。しかし、マイク
ロコンピュータに代表される演算処理装置を使用したシ
ステムを構成する場合、いくら高速の演算処理装置を用
いても、周辺機能か低速ならば、システム全体としては
、一番低速の周辺装置によって速度が規定され、演算処
理装置自体の高速性を無駄にしてしまう。一方、システ
ムのコストを考慮したとき、低速の周辺装置を使用しな
ければならない場合も考えられる。

代表的な記憶装置であるＲＯＭおよびＲＡＭを周辺装置
として拡張するとき、ＲＯＭもしくはＲＡＭが、マイク
ロコンピュータに対して速度が遅く、処理が間に合わな
い場合、単にシステムクロックの速度を遅くするという
方法が考えられる。

また、マイクロコンピュータの機能として、外部から必
要なタイミングでクロックを停止させる機能を付加する
ことにより、その間に低速の周辺装置の処理を行おうと
する方法かある。

〔発明か解決しようとする課題〕

マイクロコンピュータに代表される演算処理装置に対し
、ＲＯＭおよびＲＡＭ等の記憶装置を周辺装置として拡
張する場合において、周辺装置の速度か遅い場合、演算
処理装置の速度を落とさなければならない。しかし、処
理実行サイクル中で周辺装置とのやりとりをするタイミ
ングは決まっているので、単に速度を落とすだけでは、
それ以外も延ばしてしまい、演算処理装置の高速性を無
駄にする。

また、マイクロコンピュータの機能として、外部から周
辺装置のやりとりに必要なタイミングでクロックを停止
させることにより、その間に低速の周辺装置の処理を行
う方法では、外部に、タイミングを考慮した回路を追加
する必要かある。コストの問題から低速の周辺装置を使
用することが多いため、余分な外付は回路を付けること
は、コスト軽減に対して矛盾する。

〔課題を解決するだめの手段〕

この発明の演算処理装置は、周辺装置として外部に記憶
装置を拡張可能な演算処理装置である。

そして、この演算処理装置は、つぎのような構成のシス
テムクロック発生回路を備えてしする。このシステムク
ロック発生回路は、原発振クロ・ツクをカウントするタ
イミング生成用カウンタと、このタイミング生成用カウ
ンタのカウント出力をデコートすることにより複数相の
システムクロ、りを生成するシステムクロックデコーダ
と、複数相のシステムクロックの中の周辺装置との間の
やりとりに用いるシステムクロックの立ち上かりに応答
してタイミング生成用カウンタにおける原発振クロック
のカウントを一時的に無効にしてタイミング生成用カウ
ンタのカウント値を所定期間一定に保つシステムクロッ
クタイミング延長手段とを有する。

〔作用〕

この発明の構成によれば、システムクロ・ツクタイミン
グ延長手段によって、周辺装置との間のやりとりに用い
るシステムクロックの立ち上かりに応答してタイミング
生成用カウンタにおける原発振クロックのカウントを一
時的に無効にしてタイミング生成用カウンタのカウント
値を所定期間−定に保つので、その期間周辺装置との間
のやりとりに用いるシステムクロックの立ち下かりのタ
イミングを延長することができる。この際、システムク
ロックタイミング延長手段が原発振クロックのカウント
を一時的に無効にする期間は命令によって任意に設定す
ることができる。

以上のように、周辺装置とのやりとりに用いるシステム
クロックの立ち上がりから立ち下がりまでの時間、つま
り周辺装置とのやりとりに必要なタイミングの待ち時間
を命令によって任意に設定できるため、高速性を失うこ
となく、低速の周辺装置も使用できる。

〔実施例〕

以下、この発明の実施例を第１図および第２図を参照し
ながら説明する。

実施例として、演算処理装置に備えられるシステムクロ
ック発生回路の回路図を第１図に示し、システムクロッ
ク発生回路の各部の実行タイミングを第２図に示す。１
回の処理実行サイクルには、ＳＯ，Ｓｌ、Ｓ２．Ｓ３の
４相のシステムクロックかあり、システムクロックＳＯ
のハイ期間かＲＯＭに対する読み込みタイミングで、シ
ステムクロックＳ２のハイ期間かＲＡＭ１：対する読み
書きタイミングである演算処理装置を例として説明する
。外部にＲＯＭもしくはＲＡＭを周辺装置として拡張す
る場合、周辺装置の仕様に合わせて最適な処理時間で、
システムクロックＳＯ，Ｓ２のハイ期間の長さを変更で
きることか望まれる。これを実現するために演算処理装
置の中のシステムクロック発生回路を第１図のような構
成とする。

第１図において、１．　２はそれぞれタイミング生成用
のフリップフロップで、これらは原発振クロックＣＫを
カウントするタイミング生成用カウンタを構成する。な
お、フリップフロップｌは原発振クロックＣＫの立ち上
がりをカウントし、フリップフロップ２は原発振クロッ
クＣＫの立ち下かりをカウントする。また、フリップフ
ロップｌ。

２はともにシステムクロックＳＯ，Ｓ２かハイの期間を
延ばすために、セット端子Ｓおよびリセット端子ｒを有
し、セット端子Ｓかローのときに出力Ｑかハイ（“１“
）となり、リセット端子ｒかハイのときに出力Ｑかロー
（“０”）となり、各々この期間の原発振クロックＧＫ
の入力は無効となる。通常のシステムクロック発生回路
では、フリップフロップ１．　２およびシステムクロッ
クデコーダ３のみの回路で４相のシステムクロックを生
成しているため、特定の期間のみを延長することはでき
ないか、フリップフロップ１．　２に上記のようなセッ
トリセットの機能を追加することによって、これに与え
る信号を制御することで延長することができるのである
。このリセットのための信号つまりシステムクロックＳ
Ｏのハイの期間を延長する信号かウェイト信号５ＯＷＡ
ＩＴであり、セットのための信号つまりシステムクロッ
クＳ２のハイの期間を延長する信号かウェイト信号５２
ＷＡＩＴである。

３は４個のＡＮＤゲートからなるシステムクロックデコ
ーダであり、タイミング生成用カウンタであるフリップ
フロップ１，２のカウント出力をデコートすることによ
り複数相、この例では４相のシステムクロックＳｏ、Ｓ
ｌ、Ｓ２．Ｓ３を生成する。

４はシステムクロックＳＯのノ１イ期間の延長用のカウ
ンタ、５はシステムクロックＳ２のノ＼イ期間の延長用
のカウンタ、６はカウンタ４のスタート／ストップを制
御するフリ・ンプフロ・ノブ、７はフリップフロップ１
，２の出力を固定してシステムクロックデコーダ３の出
力をシステムクロ・ツクＳＯをハイの状態に固定するフ
リ・ンプフロ・ノブ、８はフリップフロップ１．２の出
力を固定してシステムクロックデコーダ３の出力をシス
テムクロックＳ２がハイの状態に固定するフリップフロ
・ノブ、９はカウンタ５のスタート／ストップを制御す
るフリップフロップであり、これらは４相のシステムク
ロックＳＯ，Ｓｌ、Ｓ２．Ｓ３の中の周辺装置（ＲＯＭ
、ＲＡＭ）との間のやりとりに用いるシステムクロック
ＳＯ，Ｓ２の立ち上かりに応答してフリップフロップ１
，２における原発振クロックＣＫのカウントを一時的に
無効にしてフリップフロップ１，２のカウント値を所定
期間−定に保つシステムクロックタイミング延長手段を
構成する。

上記のフリップフロップ６は、システムクロックＳ３の
立ち上かりて出力信号であるリロード信号５ＯＲＥＬＯ
ＡＤヲハイにし、システムクロックＳｌの立ち上がりで
リロート信号５ＯＲＥＬＯＡＤをローにする。

フリップフロップ７は、システムクロックＳＯの立ち上
がりで出力信号であるウェイト信号５ＯＷＡＩＴをハイ
にし、カウンタ４からのオーバーフロー信号５Ｏｏｖｅ
ｒｆ　ｌｏｗの立ち上かりでウェイト信号５ＯＷＡＩＴ
をローにする。フリップフロップ８は、システムクロッ
クＳ２の立ち上がりで出力信号であるウェイト信号５２
ＷＡＩＴをハイにし、カウンタ５からのオーバーフロー
信号５２ｏｖｅｒｆ　ｌｏｗの立ち上がりでウェイト信
号５２ＷＡＩＴをローにする。フリップフロップ９は、
システムクロックＳ１の立ち上かりて出力であるリロー
ド信号５２ＲＥＬＯＡＤを／’ｔイにし、システムクロ
ックＳ３の立ち上かりてリロート信号５２ＲＥＬＯＡＤ
をローにする。

カウンタ４は、内蔵のレジスタにデータをバスＢＵＳを
介した命令によって任意に設定することかでき、フリッ
プフロップ６からのりロード信号５ＯＲＥＬＯＡＤかロ
ーの期間に内蔵のレジスタのデータがカウンタ自体にリ
ロードされ、リロード信号５ＯＲＥＬＯＡＤかハイの期
間原発振クロックＣＫによってにカウントダウンし、０
になった時点てシステムクロックＳＯのハイの期間を延
長するウェイト信号５ＯＷＡ［Ｔを解除するためのオー
バーフロー信号５Ｏｏｖｅｒｆ　ｌｏｗをハイにする。

カウンタ５は、同様に内蔵のレジスタにデータをバスＢ
ＵＳを介した命令によって任意に設定することができ、
フリップフロップ９からのりロード信号５２ＲＥＬＯＡ
Ｄがローの期間に内蔵のレジスタのデータがカウンタ自
体にリロードされ、リロート信号５２ＲＥＬＯＡＤがハ
イの期間原発振クロックＣＫによってカウントダウンし
、０になった時点てシステムクロックＳ２のハイの期間
を延長するウェイト信号５２ＷＡｒＴを解除するための
オーバーフロー信号５２ｏｖｅｒｆ　ｌｏｗをハイにす
る。

つまり、リロード信号５ＯＲＥＬＯＡＤ、　５２ＲＥＬ
ＯＡＤかアクティブの状態では、レジスタの値が常にカ
ウンタ４，５にそれぞれ与えられ、カウンタ４，５は原
発振クロックＣＫによって動作しない。これを利用して
、リロード信号５ＯＲＥＬＯＡＤ、　５２ＲＥＬＯＡＤ
のタイミングによって、カウンタ４，５のスタート２ス
トツプの制御か行われる。

なお、上記カウンタ４，５は各々内蔵のレジスタの設定
値を読み出すことも可能である。

フリップフロップ１，２は、原発振クロックＣＫおよび
フリップフロップ７．８からのウェイ）　信号５ＯＷＡ
ＩＴ、　５２ＷＪＩＴｆ：よッテ出力を（０，０）、（
０，ｌ）、（１，１）、（１，０）の何れかに変化させ
る。システムクロックデコーダ３は、フリップフロップ
１．２の出力が（０，Ｏ）でかつシステムクロックＳ３
かローのときにシステムクロックＳＯをハイにし、フリ
ップフロップ１．　２の出力か（０，１）でかつシステ
ムクロックＳＯかローのときにシステムクロックＳ１を
ハイにし、フリップフロップ１．２の出力か（１，１）
でかつシステムクロックＳ＋かローのときにシステムク
ロックＳ２をハイにし、フリップフロップｌ。

２の出力か（１，０）でかつシステムクロックＳ２かロ
ーのときにシステムクロックＳ３をハイにする。

ここで、フリップフロップＩｔ　　２を制御するウェイ
ト信号５ＯＷＡＩＴ、　５２ＷＡＩＴおよびカウンタ４
，５のスタート、ストップを制御するりロード信号５Ｏ
ＲＥＬＯＡＤ、　５２ＲＥＬＯＡＤのタイミングについ
て第２図を参照しながら説明する。

第２図（ａ）〜…は第１図の各部のタイミング図を示す
。第２図では、システムクロックＳＯのハイ期間を５倍
に、システムクロックＳ２のハイ期間を３倍に延ばした
時の、原発振クロックＣＫと、システムクロック５Ｏ−
３３と、リロード信号５ＯＲＥＬＯＡＤと、ウェイト信
号５ＯＷＡＩＴと、リロード信号５２ＲＥＬＯＡＤと、
ウェイト信号５２ＷＡＩＴと、カウンタ４のカウント値
５ＯＣＯＵＮＴと、オーバーフロー信号５Ｏｏｖｅｒｆ
　ｌｏｗと、カウンタ５のカウント値３２ＣＯＬＩＮＴ
と、オーバーフロー信号５２ｏｖｅｒｆ　ｌｏｗとをそ
れぞれ示している。

フリップフロップＩ、　　２を制御するウェイト信号５
ＯＷＡ■Ｔ、　５２ＷＡＩＴのタイミングは、同じクロ
ックが２度出たり、他のシステムクロックに影響しない
ように注意して、システムクロックデコーダ３が自分自
身で発生させたシステムフクロツクｓ。

の立ち上がりによってフリップフロップ７にセットし、
ウェイト信号５ＯＷＡＩＴをアクティブにする。

同じく、システムクロックデコーダ３が自分自身で発生
させたシステムクロックｓ２の立ち上がりによってフリ
ップフロップ８にセットし、ウェイト信号５２ＷＡｒＴ
をアクティブにする。ウェイト信号５ＯＷＡＩＴがアク
ティブになっているときにおいて、カウンタ４は、スタ
ート状態で設定された値を原発振クロックＣＫによって
カウントした後、オーバーフロー信号５Ｏｏｖｅｒｆ　
ｌｏｗを発生してフリップフロップ７をリセットし、ウ
ェイト信号５ＯＷＡ［Ｔをノンアクティブにする。また
、ウェイト信号５２ＷＡＩＴかアクティブになっている
ときにおいて、カウンタ５は、スタート状態で設定され
た値を原発振クロックＣＫによってカウントした後、オ
ーバーフロー信号５２ｏｖｅｒｆ　ｌｏｗを発生してフ
リップフロップ８をリセットし、ウェイト信号５２ＷＡ
ＩＴをノンアクティブにする。

つぎに、カウンタ４，５のスタート、ストップｔＪＪ御
ｔ　６１Ｊ　ロー　ト？ｒ号５ＯＲＥＬＯＡＤ、　５２
ＲＥＬＯＡＤノタイミングについては、リロード信号５
ＯＲＥＬＯＡＤは、前サイクルのシステクロックｓ３の
立ち上がりでフリップフロップ６をセットし、スタート
状態とする。また、次サイクルのシステムクロックＳｌ
の立ち上がりでフリップフロップ６をリセットし、スト
ップ状態とする。また、リロード信号５２ＲＥＬＯＡＤ
は、前サイクルのシステムクロックｓｌの立ち上がりで
フリップフロップ９をセットし、スタート状態とする。

また、次サイクルのシステムクロックＳ３の立ち上かり
てフリップフ口ツブ９をリセットし、ストップ状態とす
る。

なお、カウンタ４，５は、原発振クロックＣＫの立ち下
かりのみで動作するのて、カウンタ４゜５に設定する値
は、ＳＯ側には２を、Ｓ２側にはｌを設定することによ
って、設定値の２倍に１を加えた長さだけ延長すること
ができる。

〔発明の効果〕

この発明の演算処理装置によれば、ＲＯＭおよびＲＡＭ
に代表される記憶装置を周辺装置として外部に拡張した
とき、その周辺装置の速度にあわせて、周辺装置とのや
りとりに用いるシステムクロックの立ち上がりから立ち
下がりまでの長さをのみを命令によって任意に設定する
ことかでき、ＲＯＭ、ＲＡＭ等の記憶装置にアクセスす
るタイミングのみを延長して低速の周辺装置のアクセス
を可能とし、かつ高速アクセス性能を損なうことかない
。

【図面の簡単な説明】

第１図はこの発明の実施例のシステムクロック生成回路
を示す回路図、第２図はシステムクロック生成回路の各
部のタイミング図である。 １．２・・・フリップフロップ（タイミング生成用カウ
ンタ）、３・・・システムクロックデコーダ、４゜５・
・・カウンタ（システムクロックタイミング延長手段）
、６〜９・・・フリップフロップ（システムクロックタ
イミング延長手段）

Claims (1)

1. 【特許請求の範囲】 周辺装置として外部に記憶装置を拡張可能な演算処理装
   置であって、 原発振クロックをカウントするタイミング生成用カウン
   タと、このタイミング生成用カウンタのカウント出力を
   デコードすることにより複数相のシステムクロックを生
   成するシステムクロックデコーダと、前記複数相のシス
   テムクロックの中の前記周辺装置との間のやりとりに用
   いるシステムクロックの立ち上がりに応答して前記タイ
   ミング生成用カウンタにおける原発振クロックのカウン
   トを一時的に無効にして前記タイミング生成用カウンタ
   のカウント値を所定期間一定に保つシステムクロックタ
   イミング延長手段とを有するシステムクロック発生回路
   を備えた演算処理装置。