JPH04199634A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04199634A JPH04199634A JP2326052A JP32605290A JPH04199634A JP H04199634 A JPH04199634 A JP H04199634A JP 2326052 A JP2326052 A JP 2326052A JP 32605290 A JP32605290 A JP 32605290A JP H04199634 A JPH04199634 A JP H04199634A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thickness
- semiconductor device
- implanted
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、多結晶半導体領域と、この多結晶半導体領域
に不純物を注入したときに形成されるアモルファス領域
とを備えた半導体装置を製造する方法に関するものであ
る。
に不純物を注入したときに形成されるアモルファス領域
とを備えた半導体装置を製造する方法に関するものであ
る。
［従来の技術］
現在、接合の浅化および高集積化を計るのに最もよく適
したバイポーラトランジスタ（ＢＰＴＩ として、エミ
ッタをセルファラインプロセスで作成できる多結晶シリ
コンエミッタのＤＯＰＯ３（Ｄｏｐｅｄ Ｐｏ１ｙ−３
ｉ） ＢＰＴが知られテイル。コ（１）ＤＯＰＯ３ＢＰ
Ｔは配線要素としても用いられるが、その多結晶シリコ
ンに不純物を注入して半導体装置を構成する方法として
、イオン注入法がある。
したバイポーラトランジスタ（ＢＰＴＩ として、エミ
ッタをセルファラインプロセスで作成できる多結晶シリ
コンエミッタのＤＯＰＯ３（Ｄｏｐｅｄ Ｐｏ１ｙ−３
ｉ） ＢＰＴが知られテイル。コ（１）ＤＯＰＯ３ＢＰ
Ｔは配線要素としても用いられるが、その多結晶シリコ
ンに不純物を注入して半導体装置を構成する方法として
、イオン注入法がある。
［発明が解決しようとする課題］
しかし多結晶シリコンに不純物を注入する従来のイオン
注入法では、イオン注入条件ならびに注入後の熱処理温
度が最適でないため、得られた多結晶シリコンの電気抵
抗が大きくなるという欠点がある。とくに接合の浅化を
目的とする低温プロセスにおいてこの影響が顕著になる
。
注入法では、イオン注入条件ならびに注入後の熱処理温
度が最適でないため、得られた多結晶シリコンの電気抵
抗が大きくなるという欠点がある。とくに接合の浅化を
目的とする低温プロセスにおいてこの影響が顕著になる
。
この発明の目的は、抵抗が低く、かつ接合の浅化を実現
できる半導体装が得られる方法を提供することである。
できる半導体装が得られる方法を提供することである。
［課題を解決するための手段および作用］本発明の方法
は、多結晶シリコンエミッタを使ったＤＯＰＯ３ＢＰＴ
において、多結晶シリコンに不純物をイオン注入する際
の加速電圧を高くすることにより、多結晶シリコン全体
をアモルファス化し、かつその後の結晶回復のための熱
処理温度を最適化することにより、多結晶シリコンの抵
抗を小さくすることを可能にし、たものである。すなわ
ち多結晶シリコン全体をアモルファス化すると、熱処理
時に、固相成長が基板側から行われるために、結晶粒子
サイズが大きく、そして活性化率の高い領域が得られる
。
は、多結晶シリコンエミッタを使ったＤＯＰＯ３ＢＰＴ
において、多結晶シリコンに不純物をイオン注入する際
の加速電圧を高くすることにより、多結晶シリコン全体
をアモルファス化し、かつその後の結晶回復のための熱
処理温度を最適化することにより、多結晶シリコンの抵
抗を小さくすることを可能にし、たものである。すなわ
ち多結晶シリコン全体をアモルファス化すると、熱処理
時に、固相成長が基板側から行われるために、結晶粒子
サイズが大きく、そして活性化率の高い領域が得られる
。
この発明方法において、多結晶シリコン領域の厚みと、
この多結晶シリコン領域に不純物を注入したときに形成
されるアモルファス領域の厚さとの関係がきわめて重要
で、この関係が所定の所定の範囲内にあるときのみ上記
の作用が実現される。実験の結果によれば、多結晶半導
体領域の厚さｔと前記アモルファス領域の厚さＸｃとが
０゜８ｔ≦Ｘｃの関係になるように不純物がイオン注入
されたときに所望の特性を有する半導体装置が得られる
ことが判明した。また上記の条件でイオン注入された場
合、６００℃〜６５０℃の低い温度で熱処理することが
可能である。
この多結晶シリコン領域に不純物を注入したときに形成
されるアモルファス領域の厚さとの関係がきわめて重要
で、この関係が所定の所定の範囲内にあるときのみ上記
の作用が実現される。実験の結果によれば、多結晶半導
体領域の厚さｔと前記アモルファス領域の厚さＸｃとが
０゜８ｔ≦Ｘｃの関係になるように不純物がイオン注入
されたときに所望の特性を有する半導体装置が得られる
ことが判明した。また上記の条件でイオン注入された場
合、６００℃〜６５０℃の低い温度で熱処理することが
可能である。
［実施例］
以下、本発明方法をバイポーラトランジスタの製造に適
用した場合の一実施例について第１図Ａ〜Ｅを参照して
説明する。まずシリコン基板１０１の表面に、所定の部
分に薄いゲート酸化膜を有するＳ ｉ Ｏｘ膜１０２を
形成した後、このゲート酸化膜を通してイオン注入する
ことにより、ｐ＋のベース１０３を形成する（第１図Ａ
）。つぎに通常のＣＶＤ法により、約４００℃の温度で
ＳｉＯ□膜１０膜製０４０００〜の厚さで堆積させる（
第２図Ｂ）。このＳ ｉ Ｏｘ膜】０４の厚さは、以後
゛の工程で多結晶シリコンにイオン注入される不純物（
この例ではＡｓ）が突き抜けてベース表面の厚さを変化
させるのを防止できる程度の厚さに設定される。
用した場合の一実施例について第１図Ａ〜Ｅを参照して
説明する。まずシリコン基板１０１の表面に、所定の部
分に薄いゲート酸化膜を有するＳ ｉ Ｏｘ膜１０２を
形成した後、このゲート酸化膜を通してイオン注入する
ことにより、ｐ＋のベース１０３を形成する（第１図Ａ
）。つぎに通常のＣＶＤ法により、約４００℃の温度で
ＳｉＯ□膜１０膜製０４０００〜の厚さで堆積させる（
第２図Ｂ）。このＳ ｉ Ｏｘ膜】０４の厚さは、以後
゛の工程で多結晶シリコンにイオン注入される不純物（
この例ではＡｓ）が突き抜けてベース表面の厚さを変化
させるのを防止できる程度の厚さに設定される。
ついでＳｉＯ＊膜１０２のゲート酸化膜およびＳｉＯ２
膜１０４に、フォトエツチング法によってダイレクトコ
ンタクトを形成する（第１図Ｃ）。このダイレクトコン
タクトの上から、減圧ＣＶＤ法を用いて、約６００℃の
温度で、多結晶シリコン層１０５を２０００人の厚さで
堆積させ、その上から、イオン注入法によりＡｓを注入
量５Ｅ１５〜ＩＥ１６／ｃｒｒｌ’、加速電圧１５０Ｋ
ｅＶ 〜２００Ｋｅνで注入し、約６５０℃の低温で１
時間熱処理を施す（第１図Ｄ）。Ａｓの注入量は、多結
晶シリコンをアモルファス化させる条件を規定し、Ａｓ
の場合、３Ｅ１４／ｃｒｒＩ′以上である。その後、多
結晶シリコン層をバターニングすることによりＤＯＰＯ
３ＢＰＴのエミッタ１０６が形成される（第１図Ｅ）。
膜１０４に、フォトエツチング法によってダイレクトコ
ンタクトを形成する（第１図Ｃ）。このダイレクトコン
タクトの上から、減圧ＣＶＤ法を用いて、約６００℃の
温度で、多結晶シリコン層１０５を２０００人の厚さで
堆積させ、その上から、イオン注入法によりＡｓを注入
量５Ｅ１５〜ＩＥ１６／ｃｒｒｌ’、加速電圧１５０Ｋ
ｅＶ 〜２００Ｋｅνで注入し、約６５０℃の低温で１
時間熱処理を施す（第１図Ｄ）。Ａｓの注入量は、多結
晶シリコンをアモルファス化させる条件を規定し、Ａｓ
の場合、３Ｅ１４／ｃｒｒＩ′以上である。その後、多
結晶シリコン層をバターニングすることによりＤＯＰＯ
３ＢＰＴのエミッタ１０６が形成される（第１図Ｅ）。
第２図に、Ａｓイオン注入の加速電圧と、多結晶シリコ
ンのシート抵抗値との関係を示す。なお注入量は５Ｅ１
５／ｅｒｒ？以上、多結晶シリコンの膜厚は２０００人
、熱処理条件は８００℃、１時間である。第２図に示す
ように、加速電圧１５０ＫｅＶ〜２００ ＫｅＶで、従
来の低加速電圧の条件よりも大幅に低いシート抵抗値を
有する装置が得られた、Ａｓイオンを注入した場合、ア
モルファス化け、Ａｓ濃度約２Ｅ１９／ｃｔｒｌ’の深
さまで行われる。また注入条件がＡｓ濃度約５Ｅ１５／
ｃｒｔ？、加速電圧１５０ＫｅＶの場合、アモルファス
層の深さＸｃは１６００人程度堆積るので、多結晶シリ
コンの膜厚をｔとすると、０．８ｔ≦ＸＣの条件が満た
されると、シート抵抗が急減する。
ンのシート抵抗値との関係を示す。なお注入量は５Ｅ１
５／ｅｒｒ？以上、多結晶シリコンの膜厚は２０００人
、熱処理条件は８００℃、１時間である。第２図に示す
ように、加速電圧１５０ＫｅＶ〜２００ ＫｅＶで、従
来の低加速電圧の条件よりも大幅に低いシート抵抗値を
有する装置が得られた、Ａｓイオンを注入した場合、ア
モルファス化け、Ａｓ濃度約２Ｅ１９／ｃｔｒｌ’の深
さまで行われる。また注入条件がＡｓ濃度約５Ｅ１５／
ｃｒｔ？、加速電圧１５０ＫｅＶの場合、アモルファス
層の深さＸｃは１６００人程度堆積るので、多結晶シリ
コンの膜厚をｔとすると、０．８ｔ≦ＸＣの条件が満た
されると、シート抵抗が急減する。
第３図に、Ａｓイオン注入後の熱処理温度と多結晶シリ
コンのシート抵抗値の関係を示す。注入量は５Ｅ１５／
ｃｎｉ、加速電圧は１５０ＫｅＶ、多結晶シリコンの膜
厚は２０００人、熱処理条件は８゜０℃、１時間である
。第３図から分かるように、６５０℃の低温で低いシー
ト抵抗値が得られた。
コンのシート抵抗値の関係を示す。注入量は５Ｅ１５／
ｃｎｉ、加速電圧は１５０ＫｅＶ、多結晶シリコンの膜
厚は２０００人、熱処理条件は８゜０℃、１時間である
。第３図から分かるように、６５０℃の低温で低いシー
ト抵抗値が得られた。
また第４図に、Ａｓ （Ｇｅ）イオン注入の場合の加速
電圧とアモルファス層の深さＸｅとの関係を示す。
電圧とアモルファス層の深さＸｅとの関係を示す。
なお上記の実施例では、多結晶シリコン中への不純物と
してＡｓイオン注入の例を示したが、他のイオン注入の
場合にも上記実施例と同様の効果を奏する。アモルファ
ス層形成のための各種イオンの臨界注入量はつぎの通り
である。
してＡｓイオン注入の例を示したが、他のイオン注入の
場合にも上記実施例と同様の効果を奏する。アモルファ
ス層形成のための各種イオンの臨界注入量はつぎの通り
である。
Ｂ十 ＋ ２Ｘ１０”／ ｃｒｄｐ＋ ：
ｌＸｌ０”／ｃｒｒｒＡｓ＋ ： ３Ｘ
１０”／ ｃｒｄＳｂ＋： ｌＸｌ０１４／ｃ
ｒｒ？［発明の効果］ 以上のように、本発明によれば、多結晶半導体領域の厚
さｔと前記アモルファス領域の厚さＸｅとが０．８ｔ≦
Ｘｃの関係になるように前記不純物をイオン注入するこ
とにより、低抵抗の半導体装置を容易に得ることができ
、また６００℃〜６５０℃の低い温度で熱処理すること
ができるという効果がある。
ｌＸｌ０”／ｃｒｒｒＡｓ＋ ： ３Ｘ
１０”／ ｃｒｄＳｂ＋： ｌＸｌ０１４／ｃ
ｒｒ？［発明の効果］ 以上のように、本発明によれば、多結晶半導体領域の厚
さｔと前記アモルファス領域の厚さＸｅとが０．８ｔ≦
Ｘｃの関係になるように前記不純物をイオン注入するこ
とにより、低抵抗の半導体装置を容易に得ることができ
、また６００℃〜６５０℃の低い温度で熱処理すること
ができるという効果がある。
第１図Ａ−Ｅは本発明の一実施例による半導体装置の製
造過程を示す説明図、第２図はＡｓイオン注入の加速電
圧と多結晶シリコンのシート抵抗値との関係を示すグラ
フ、第３図はＡｓイオン注入後の熱処理温度と多結晶シ
リコンのシート抵抗値の関係を示すグラフ、第４図はＡ
ｓ （Ｇｅ）イオン注入の場合の加速電圧とアモルファ
ス層の深さＸＣとの関係を示すグラフである。 １０１はシリコン基板、１０２は５ｉｎ２膜、１０３は
ベース、１０４はＳ ｉ、 ０２膜、１０５は多結晶シ
リコン層、１０６はエミッタ。 代理人 弁理士 −下 穣 平 第１ 第２図 刀り速鴫ン。石ヨ（メ（ｅＶン 第３図 熱の茫■代）
造過程を示す説明図、第２図はＡｓイオン注入の加速電
圧と多結晶シリコンのシート抵抗値との関係を示すグラ
フ、第３図はＡｓイオン注入後の熱処理温度と多結晶シ
リコンのシート抵抗値の関係を示すグラフ、第４図はＡ
ｓ （Ｇｅ）イオン注入の場合の加速電圧とアモルファ
ス層の深さＸＣとの関係を示すグラフである。 １０１はシリコン基板、１０２は５ｉｎ２膜、１０３は
ベース、１０４はＳ ｉ、 ０２膜、１０５は多結晶シ
リコン層、１０６はエミッタ。 代理人 弁理士 −下 穣 平 第１ 第２図 刀り速鴫ン。石ヨ（メ（ｅＶン 第３図 熱の茫■代）
Claims (2)
- （１）多結晶半導体領域とアモルファス領域とを備えた
半導体装置を製造する方法において、前記多結晶半導体
領域の厚さｔと前記アモルファスの厚さｘＣとが０．８
ｔ≦ｘＣの関係になるように前記不純物をイオン注入す
ることを特徴とする半導体装置の製造方法。 - （２）イオン注入された前記多結晶半導体領域に、６０
０℃〜６５０℃の温度で低温熱処理を施すことを特徴と
する請求項１記載の半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326052A JPH04199634A (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
| US07/755,452 US5242858A (en) | 1990-09-07 | 1991-09-05 | Process for preparing semiconductor device by use of a flattening agent and diffusion |
| CA002050781A CA2050781C (en) | 1990-09-07 | 1991-09-06 | Process for preparing semiconductor device |
| EP19910115132 EP0480178A3 (en) | 1990-09-07 | 1991-09-06 | Process for preparing semiconductor device |
| US08/067,788 US5476799A (en) | 1990-09-07 | 1993-05-27 | Process for preparing semiconductor device using a tunnel oxidized layer |
| US08/390,548 US5597741A (en) | 1990-09-07 | 1995-02-17 | Process for forming a recrystallized layer and diffusing impurities |
| US08/457,149 US5739590A (en) | 1990-09-07 | 1995-06-01 | Semiconductor device having improved surface evenness |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326052A JPH04199634A (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199634A true JPH04199634A (ja) | 1992-07-20 |
Family
ID=18183571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2326052A Pending JPH04199634A (ja) | 1990-09-07 | 1990-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199634A (ja) |
-
1990
- 1990-11-29 JP JP2326052A patent/JPH04199634A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0777259B2 (ja) | 所望の温度係数を持った多結晶シリコン抵抗の製造方法 | |
| JPS62247572A (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| US4992846A (en) | Polycrystalline silicon active layer for good carrier mobility | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| JPH069227B2 (ja) | 半導体基板の製造方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| JPH04199634A (ja) | 半導体装置の製造方法 | |
| JPH05291543A (ja) | 半導体装置の製造方法 | |
| JPH0212924A (ja) | バイポーラ・トランジスタの製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPS60127755A (ja) | 半導体装置の製法 | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JP3297781B2 (ja) | 半導体装置の製造方法 | |
| JPH05190449A (ja) | 半導体薄膜の製造方法 | |
| JP2613074B2 (ja) | 半導体装置の製造方法 | |
| JPH02191357A (ja) | 埋込み酸化膜の形成方法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JPH04137619A (ja) | 半導体装置の製造方法 | |
| JPH0350823A (ja) | 半導体装置の製造方法 | |
| JP2653513B2 (ja) | 半導体装置の製造方法 | |
| JP3070090B2 (ja) | 半導体装置の製造方法 | |
| JPH07201873A (ja) | 半導体装置の製造方法 | |
| JP2003124458A (ja) | 半導体装置の製造方法 | |
| JPH0370126A (ja) | 多結晶シリコン電極およびその製造方法 |