JPH04199643A - 化合物半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ヘテロ接合界面の近傍に生成される二次元キャリヤ・ガ
スをチャネルとして用いる化合物半導体装置並びにその
製造方法の改良に関し、化合物半導体材料の如何を問わ
ず、ＬＳＩで必要とされる程度に微細な寸法をもつ素子
間分離領域を形成することができる技術を提供すること
を目的とし、 基板上に形成されて素子間分離領域の平面パターンをも
ち且つ酸素を構成元素の一つとして含む絶縁膜と、前記
基板上に形成されて前記絶縁膜をその少なくとも上表面
一部が露出するように埋め込んだ第一の化合物半導体層
と、前記絶縁膜上並びに前記第一の化合物半導体層上に
形成され且つＡｆを含む第二の化合物半導体層とを備え
てなるよう構成する。

［産業上の利用分野］ 本発明は、ヘテロ接合界面の近傍に生成される二次元キ
ャリヤ・ガスをチャネルとして用いる化合物半導体装置
並びにその製造方法の改良に関する。

現在、この種の化合物半導体装置としては、例えば、Ｈ
ＥＭＴ（ｈｉｇｈ　　ｅｌｅｃｔｒｏｎｍｏｂｉｌｉｔ
ｙ　　ｔｒａｎｓｉｓｔｏｒ）やＤＭＴ（ｄｏｐｅｄ　
　ｃｈａｎｎｅｌ　　ＭＴＳ　　１ｉｋｅ　　ＦＥＴ）
などが知られているが、近年、それ等のトランジスタに
用いる材料を選択して高性能化する研究・開発がなされ
ているが、その実現には、種々と解決しなければならな
い問題がある。

〔従来の技術〕

一般に、前記種類の化合物半導体装置を作成する場合、
ＧａＡｓ基板の上に積層されたＧａＡｓ層とＡｆ！Ｇａ
Ａｓ層とを用いることが行われてきたのであるが、近年
、ＩｎＰ基板の上に積層されたＩ　ｎＧａＡｓ層とＩ　
ｎＡｆＡｓ層を用いると二次元電子ガス濃度を高くする
ことができ、高速性を向上させたり、或いは、大きな電
流を取り出せるなど高性能化することができることから
活発な研究が行われ、既に研究室段階では実現されてい
る。

第７図はＩ　ｎＧａＡｓ層Ｉ　ｎＡｆＡｓ系ＨＥＭＴの
従来例を説明する為の要部切断側面図を表している。

図に於いて、１は鉄（Ｆｅ）をドーピングして半絶縁性
化したＩｎＰ基板、２はノン・ドープのＩｎＧａＡｓチ
ャネル層、３はｎ−１ｎＡｆＡｓ電子供給層、４はｎ−
ＧａＡｓ１ｉ極コンタクト層、５は酸素をイオン注入す
ることで形成した素子間分離領域、６はＡ　ｕ　Ｇ　ｅ
　／　Ａ　ｕからなるソース電極、７はＡ　ｕ　Ｇ　ｅ
　／　Ａ　ｕからなるドレイン電極、８はＡ２のゲート
電極、９はＡ　ｕ　Ｃｘ　ｅ　／　Ａ　ｕからなるドレ
イン（或いはソース）！極、１０は二次元電子ガス層を
それぞれ示している。

〔発明が解決しようとする課題〕

第７図に見られるＨＥＭＴでは、充分な素子間分離を行
うことができず、矢印で指示しであるように、チャネル
層２に電流路が生成され易い。

その理由は、ＩｎＧａＡｓに酸素イオンを打ち込んでも
高抵抗にならないことに依る。

このような場合に考えられる他の素子間分離手段として
は、酸素イオン注入に代え、その部分に絶縁膜を埋め込
む、所謂、高抵抗層埋め込み方式である。然しなから、
この方式を採る場合、高抵抗層を埋め込む為の凹所を形
成しなければならない。

然しなから、現在、ＬＳＩ　　（ｌａｒｇｅ　　５ｃａ
ｌｅ　　ｉｎｔｅｇｒａｔｅｄ　　ｃｉｒｃｕｉｔ）で
必要とされている１［μｍ］〜２［μｍ］程度の微細な
サイズでＩ　ｎ　Ｇ　ａ　Ａ、　ｓとＩｎＧａＡｓとを
高い精度でエツチングする゛技術は存在しない。

一般に、ＩｎＧａＡｓ及びＩ　ｎＡＰ、Ａｓをエツチン
グするには、アンモニア（ＮＨｚ）系或いは硫酸（Ｈ，
Ｓｏ、）系のエッチャントを用いたウェノト・エツチン
グ法を適用できるが、精度良くエツチングすることは不
可能である。

第８図は第７図に見られるＨＥＭＴに素子間分離領域を
形成するエツチングを行う場合を説明する為のＨＥＭＴ
の要部切断側面図を表し、第７図に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。

図に於いて、１１はｎ−ＧａＡｓ１ｉ極コンタクト層４
上に形成したフォト・レジスト膜、ＩＩＡはフォト・レ
ジスト膜１１に於ける開口、５Ａは高抵抗層を埋め込む
為の凹所をそれぞれ示している。

この場合、図からも明らかなように、ｎ−ＧａＡｓｔ極
コンタクト層４及びフォト・レジスト膜１１の界面にエ
ツチング液が滲み込んだり、或いは、等方性エツチング
が行われる、などからパターンは変形されてしまい、凹
所５Ａの本来のパターンは得られない。

そもそも、ウェハの全面に於いて、ＬＳＩに要求される
微細化のレベルで均一のウェット・エツチングを行うこ
とは困難である。尚、反応性イオン０エツチング（ｒｅ
ａｃｔｉｖｅ　　ｉｏｎ　　ｅｔｃｈｉｎｇ：ＲＩＥ）
法は、使用可能なエンチング・ガスが存在しないので、
適用することはできない。

云うまでもないことであるが、有効な素子間分離ができ
なければ、サイド・ゲート効果と呼ばれている素子間の
相互干渉効果を生じ、ＬＳＩの誤動作に結び付くことに
なる。

本発明は、化合物半導体材料の如何を問わず、ＬＳＩで
必要とされる程度に微細な寸法をもつ素子間分離領域を
形成することができる技術を提供しようとする。

〔課題を解決するための手段〕

第１図及び第２図は本発明の詳細な説明する為の工程要
所に於ける化合物半導体装置の要部切断側面図を表して
いる。

図に於いて、２１はＩｎＰ基板、２２はＳ　ｉＯｚから
なるマスク膜、２３はＩｎＧａＡｓ層、２４はＩ　ｎＡ
ｌ、Ａｓ層、２４Ａは多結晶ＩｎＡ！！、Ａｓ層をそれ
ぞれ示している。

図から明らかなように、ＩｎＧａＡｓ層２３２３はＳｔ
Ｏ□からなるマスク膜２２上には成長せず、その成長選
択性は充分に大きいが、ＩｎＡｌ！、ＡｓＮ２４はＳｉ
ｎｇからなるマスク膜２２上にも成長され、これを顕微
鏡観察すると多結晶になっている。この理由は、次のよ
うに説明することができる。即ち、１　ｎ　Ｇ　ａ　Ａ
　ｓ　Ｊｉ２３を成長させた場合には、ＩｎとＧａは５
ｉＯｚに対する付着力が小さく、従って、Ｓｉｎ、から
なるマスク膜２２上にはＩｎＧａＡｓ層２３は成長しな
い。然しながら、Ｉ　ｎＡｌ、Ａｓ層２４を成長させた
場合には、Ａｌ１とＳｉｎ、中の０２との結合力が強く
、従って、Ｓｉｎ、からなるマスク膜２２上に、先ず、
Ａ１が付着し、それを核として多結晶のＩ　ｎＡｊ！Ａ
Ｓが成長するのである。尚、前記のような実験を、マス
ク膜の材料としてＳｉＯＮを用いて行ったところ、同様
な結果を得ることができた。

前記実験結果から理解できる思われるが、ＳｉＯ□膜或
いはＳｉＯＮ膜をマスク膜として用いた場合のＩｎＧａ
Ａｓ及びＩ　ｎＡＪ２Ａｓの選択成長性の相違を利用す
れば、平坦な高抵抗埋め込み層を形成することができ、
しかも、その高抵抗埋め込み層はＬＳＩで必要とされる
程度に微細化することができる。

前記したところから、本発明に依る化合物半導体装置及
びその製造方法に於いては、 （１）基板（例えば半絶縁性１ｎＰ基板３１）上に形成
されて素子間分離領域の平面パターンをもち且つ酸素を
構成元素の一つとして含む絶縁膜（例えばＳｉｎ、から
なる絶縁膜３２）と、前記基板上に形成されて前記絶縁
膜をその少なくとも上表面一部が露出するように埋め込
んだ第−の化合物半導体層（例えばＩｎＧａＡｓチャネ
ルＪｉ３４）と、前記絶縁膜上及び前記第一の化合物半
導体層上に形成され且つＡｆを含む第二の化合物半導体
層（例えばｎ−１ｎＡｊ２Ａｓ電子供給Ｎ３５）と を備えてなるか、或いは、 （２）前記（１）に於いて、基板と絶縁膜との間に化合
物半導体バッファ層が介在してなることを特徴とするか
、或いは、 （３）前記（１）或イハ（２）ニ於イテ、絶縁ｐがｓｉ
ｏ。

であること を特徴とするか、或いは、 （４）前記（１）或いは（２）ニ於イテ、絶縁膜がＳｉ
ＯＮであること を特徴とするか、或いは、 （５）前記（１）に於いて、第一の化合物半導体層が１
ｎＣａＡｓであると共に第二の化合物半導体層がＩｎＡ
ｌ２Ａｓであること を特徴とするか、或いは、 （６）前記（１）に於いて、第一の化合物半導体層がＧ
ａＡｓであると共に第二の化合物半導体層がＡＥＧａＡ
ｓであること を特徴とするか、或いは、 （７）前記（１）に於いて、第一の化合物半導体層がＩ
ｎ５ｂであると共に第二の化合物半導体層がＡＰ。

Ｇａｒｂであること を特徴とするか、或いは、 （８）基板上に酸素を構成元素の一つとして含む絶縁膜
を形成する工程と、次いで、前記絶縁膜を素子間分離領
域の形状にバターニングする工程と、次いで、前記絶縁
膜上を除く前記基板上に第一の化合物半導体層を成長さ
せる工程と、次いで、前記絶縁膜上並びに前記第一の化
合物半導体層上にＡＰを含む第二の化合物半導体層を成
長させる工程と を含んでなるか、或いは、 （９）前記（８）に於いて、基板上に化合物半導体バッ
ファ層を成長させてから絶縁膜を形成することを含んで
いる。

〔作用） 前記手段を採ることに依り、化合物半導体装置に於ける
電気的な素子間分離を高抵抗の絶縁膜に依って実現する
ことができ、チャネル層を介した横方向の伝導に起因す
る素子間の相互干渉効果を略抑止することができ、従っ
て、化合物半導体装置の高集積化、或いは、高密度化に
貢献することができ、しかも、この場合、その高抵抗の
絶縁膜からなる素子間分離領域を形成する為の凹所は全
（必要としない。

〔実施例〕

第３図乃至第６図は本発明一実施例を説明する為の工程
要所に於ける化合物半導体装置（ＨＥＭＴ）の要部切断
側面図をそれぞれ示し、以下、これ等の図を参照しつつ
解説する。

第３図参照 Ｆｅをドーピングすることで半絶縁性化したＩｎＰ基板
３１に化学気相堆積（ｃｈｅｍｉｃａｌ　　ｖａｐｏｕ
ｒ　　ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用するこ
とに依り、厚さ例えばｏ、５　（μｍ）の５ｉＯｚから
なる絶縁膜３２を形成する。

フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、素子間分離領域のパターンをも
つフォト・レジスト膜３３を形成する。

第４図参照 エツチング・ガスをＣＣ２□Ｆ２＋ＨｅとするＲＩＥ法
を適用することに依り、フォト・レジスト膜３３をマス
クとして絶縁膜３２のパターニングを行う。尚、このパ
ターニングの為のエツチングは半絶縁性１ｎＰ基板３１
の表面で自動的に停止する。

例えばアセトン中に浸漬し、絶縁膜３３をバターニング
する為のマスクとして用いたフォト・レジスト膜３３を
除去する。

第５図参照 有機金属化学気相堆積（ｍｅｔａｌｏｒｇａｎｉｃ　　
ｃｈｅｍｉｃａｌ　　ｖａｐｏｕｒ　　ｄｅｐｏｓｉＬ
ｉｏｎ：ＭＯＣＶＤ）法を適用することに依って、厚さ
例えば５００（ｎｍ）のＩｎＧａＡｓチャネル層３４を
形成する。

これに依って、絶縁膜３２はＩ　ｎＧａＡｓチャネル層
３４で層線４まれるが、その上表面は大部分が表出され
た状態になっている。

第６図参照 引き続き、ＭＯＣＶＤ法を適用することに依って、厚さ
例えば３０（ｎｍ：ｌのｎ−１ｎＡｊ！Ａｓ電子供給層
３５及びｎ−Ｃ＋ａＡｓｉｉ極コンタクト層３６を順に
形成する。

この場合、絶縁膜３２の直上では、ｎ−１ｎＡｆＡｓ電
子供給層３５に多結晶領域３５Ａが生成され、そして、
ｎ　−Ｇ　ａ　Ａ　ｓ電極コンタクトＮ３６に多結晶領
域３６Ａが生成される。また、ｎ型不純物としてはＳｉ
を用いて良い。

この後、通常の技法を適用することに依り、ＨＥＭＴを
完成させる。

このようにして得られたＨＥＭＴに於いては、Ｉ　ｎＧ
ａＡｓチャネル層３４は層線４３２で完全に分断されて
いるので隣接ＨＥＭＴ間の電流路は生成されず、しかも
、ｎ−１ｎＡｆＡｓ電子供給［３５及びｎ−ＧａＡｓ電
極コンタクト層３６も絶縁膜３２の上方では多結晶にな
っていて高抵抗化している為、素子間分離に対し、これ
以上の処理、或いは、構成を付加する必要はない。

本発明に於いては、前記実施例の他に多くの改変を行う
ことができる。

例えば、前記実施例では、半絶縁性１ｎＰ基板３１上に
直に絶縁膜３２を形成したが、その間にＩ　ｎＡｆＡｓ
バッファ層を介在させても良いことは勿論である。

また、前記実施例では、絶縁膜３２はＳｉｎ。

で構成したが、前記したように、選択成長性の相違は、
絶縁膜中の酸素に起因するものであることから、５ｉＯ
ｚをＳｉＯＮに代替しても良い。

更にまた、前記したように、従来の技術では、特にＩｎ
Ｐ基板上に形成したＩ　ｎ　Ｇ　ａ　Ａ　ｓ　／　Ｉ　
ｎＡｊｌ！Ａｓ構造に問題があったので、これまで、主
として、その問題に関して論しているが、本発明はＧａ
Ａｓ基板上に形成したＧａＡｓ／ＡｆｆｉＧａＡｓ構造
に対して適用しても好結果が得られる。

即ち、Ｇ　ａ　Ａ　ｓ　／　Ａ　４２　Ｇ　ａ　Ａ　ｓ
系に於いては、酸素イオンなどの注入でＧａＡｓを容易
に高抵抗化することが可能であることから、ＩｎＧａＡ
ｓ／Ｉ　ｎＡｊ２Ａｓ系はどは深刻な問題になってはい
ない。然しなから、現在よりも集積化を進展、即ち、微
細化を進展させようとすると、酸素イオンの注入深さを
浅くすることが必要になってくる。そのようになると、
Ｉ　ｎＧａＡｓチャネル層の場合と同様、ＧａＡｓチャ
ネル層に於ける素子間分離が問題となるので、本発明を
適用することは有効である。この他、材料に関しては、
ＩｎＳｂ／Ａｊ２ＧａＳｂ系の場合に適用しても有効で
ある。

［発明の効果］ 本発明に依る化合物半導体装置及びその製造方法に於い
ては、基板上に素子量分ＭＭ域の平面パターンをもち且
つ酸素を構成元素の−っとして含む絶縁膜を形成し、そ
の絶縁膜を少なくとも上表面一部が露出するように埋め
込む第一の化合物半導体層を形成し、前記絶縁股上並び
に前記第一の化合物半導体層上にＡｌを含む第二の化合
物半導体層を形成している。

前記構成を採ることに依り、化合物半導体装置に於ける
電気的な素子間分離を高抵抗の絶縁膜に依って実現する
ことができ、チャネル層を介した横方向の伝導に起因す
る素子間の相互干渉効果を略抑止することができ、従っ
て、化合物半導体装置の高集積化、或いは、高密度化に
貢献することができ、しかも、この場合、その高抵抗の
絶縁膜からなる素子間分離領域を形成する為の凹所は全
く必要としない。

【図面の簡単な説明】

第１図及び第２図は本発明の詳細な説明する為の工程要
所に於ける化合物半導体装置の要部切断側面図、第３図
乃至第６図は本発明一実施例を説明する為の工程要所に
於ける化合物半導体装置（ＨＥＭＴ）の要部切断側面図
、第７図はＩ　ｎＧａＡｓ／］ｎＡ／２Ａｓ系ＨＥＭＴ
の従来例を説明する為の要部切断側面図、第８図は第７
図に見られるＨＥＭＴに素子間分離領域を形成するエツ
チングを行う場合を説明する為のＨＥＭＴの要部切断側
面図を表している。 図に於いて、３１は半絶縁性１ｎＰ基板、３２は５ｉｆ
ｔからなる絶縁膜、３３はフォト・レジスト膜、３４は
Ｉ　ｎＧａＡｓチャネル層、３５はｎ−１ｎＡｆ！Ａｓ
電子供給層、３５Ａは多結晶領域、３６はｎ−ＧａＡｓ
ｌ１極コンタクト層、３６Ａは多結晶領域をそれぞれ示
している。 特許出願人　　　富士通株式会社 代理人弁理士　　相　谷　昭　司 代理人弁理士　　渡　邊　弘　− ２３：　１ｎＧａＡｓ層 る化合物半導体装置の要部切断側面図 第１図 ２４：　１ｎＡＪＡｓ層 原理を説明するための工程要所に於は る化合物半導体装置の要部切断側面図 第２図 る化合物半導体装置の要部切断側面図 第３図 、実施例を説明する為の工程要所（二於ける化合物半導
体装置の要部切断側面図 第４図 実施例を説明する為の上程要所に於け る化合物半導体装置の要部切断側面図 第５図 ３６：ｎ−ＧａＡｓ電極コンタクト層 乙 ３４　：　　ｌ　ｎＧａＡｓチャイ・ル層実施例を説明
する為の１−程要所（：於はる化合物半導体装置の要部
切断側面図 第６図

Claims (1)

1. 【特許請求の範囲】 （１）基板上に形成されて素子間分離領域の平面パター
   ンをもち且つ酸素を構成元素の一つとして含む絶縁膜と
   、 前記基板上に形成されて前記絶縁膜をその少なくとも上
   表面一部が露出するように埋め込んだ第一の化合物半導
   体層と、 前記絶縁膜上並びに前記第一の化合物半導体層上に形成
   され且つＡｌを含む第二の化合物半導体層と を備えてなることを特徴とする化合物半導体装置。 （２）基板と絶縁膜との間に化合物半導体バッファ層が
   介在してなること を特徴とする請求項１記載の化合物半導体装置。（３）
   絶縁膜がＳｉＯ＿２であること を特徴とする請求項１或いは２記載の化合物半導体装置
   。 （４）絶縁膜がＳｉＯＮであること を特徴とする請求項１或いは２記載の化合物半導体装置
   。 （５）第一の化合物半導体層がＩｎＧａＡｓであると共
   に第二の化合物半導体層がＩｎＡｌＡｓであること を特徴とする請求項１記載の化合物半導体装置。（６）
   第一の化合物半導体層がＧａＡｓであると共に第二の化
   合物半導体層がＡｌＧａＡｓであること を特徴とする請求項１記載の化合物半導体装置。（７）
   第一の化合物半導体層がＩｎＳｂであると共に第二の化
   合物半導体層がＡｌＧａＳｂであること を特徴とする請求項１記載の化合物半導体装置。（８）
   基板上に酸素を構成元素の一つとして含む絶縁膜を形成
   する工程と、 次いで、前記絶縁膜を素子間分離領域の形状にパターニ
   ングする工程と、 次いで、前記絶縁膜上を除く前記基板上に第一の化合物
   半導体層を成長させる工程と、 次いで、前記絶縁膜上並びに前記第一の化合物半導体層
   上にＡｌを含む第二の化合物半導体層を成長させる工程
   と を含んでなることを特徴とする化合物半導体装置の製造
   方法。 （９）基板上に化合物半導体バツファ層を成長させてか
   ら絶縁膜を形成する工程 が含まれてなることを特徴とする請求項８記載の化合物
   半導体装置の製造方法。