JPH04217367A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04217367A JPH04217367A JP2403191A JP40319190A JPH04217367A JP H04217367 A JPH04217367 A JP H04217367A JP 2403191 A JP2403191 A JP 2403191A JP 40319190 A JP40319190 A JP 40319190A JP H04217367 A JPH04217367 A JP H04217367A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- collector
- ingaas
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法、特にホット・エレクトロン・トランジスタ（Ｈ
ＥＴ）或いは共鳴トンネリング・ホット・エレクトロン
・トランジスタ（ＲＨＥＴ）及びその製造方法に関する
。
造方法、特にホット・エレクトロン・トランジスタ（Ｈ
ＥＴ）或いは共鳴トンネリング・ホット・エレクトロン
・トランジスタ（ＲＨＥＴ）及びその製造方法に関する
。
【０００２】
【従来の技術】ＲＨＥＴ又はＨＥＴは、超高速ホットエ
レクトロンをキャリアとして用いるため、超高速デバイ
スとして有望である。特に、ベース層の形成材料にＩｎ
ＧａＡｓを用いたＩｎＧａＡｓ／Ｉｎ（ＡｌＧａ）Ａｓ
系のＲＨＥＴは、伝導帯のＬ−Γ谷のセパレーション・
エネルギが０．５５ｅＶと大きく、大きな電流利得が得
られるという特徴を有している。
レクトロンをキャリアとして用いるため、超高速デバイ
スとして有望である。特に、ベース層の形成材料にＩｎ
ＧａＡｓを用いたＩｎＧａＡｓ／Ｉｎ（ＡｌＧａ）Ａｓ
系のＲＨＥＴは、伝導帯のＬ−Γ谷のセパレーション・
エネルギが０．５５ｅＶと大きく、大きな電流利得が得
られるという特徴を有している。
【０００３】図２（ａ）を用いて従来のＲＨＥＴについ
て説明する。ＩｎＰの半導体基板１上に厚さ３００ｎｍ
程度のｎ＋−ＩｎＧａＡｓ層のコレクタ層２が形成され
、その上部に厚さ２００ｎｍ程度のｉ−Ｉｎ（ＡｌＧａ
）Ａｓ層のコレクタバリア層３及びコレクタ電極４、５
が形成されている。バリア層３上面には、厚さ３０ｎｍ
程度のｎ−ＩｎＧａＡｓ層のベース層６が形成され、ベ
ース層６上面に厚さ２０ｎｍ程度のＣｒと厚さ３００ｎ
ｍ程度のＡｕがこの順に積層されたＣｒ／Ａｕのベース
電極７、８、及び厚さ１０ｎｍ程度のｉ−ＩｎＡｌＡｓ
層のバリア層１１が形成されている。
て説明する。ＩｎＰの半導体基板１上に厚さ３００ｎｍ
程度のｎ＋−ＩｎＧａＡｓ層のコレクタ層２が形成され
、その上部に厚さ２００ｎｍ程度のｉ−Ｉｎ（ＡｌＧａ
）Ａｓ層のコレクタバリア層３及びコレクタ電極４、５
が形成されている。バリア層３上面には、厚さ３０ｎｍ
程度のｎ−ＩｎＧａＡｓ層のベース層６が形成され、ベ
ース層６上面に厚さ２０ｎｍ程度のＣｒと厚さ３００ｎ
ｍ程度のＡｕがこの順に積層されたＣｒ／Ａｕのベース
電極７、８、及び厚さ１０ｎｍ程度のｉ−ＩｎＡｌＡｓ
層のバリア層１１が形成されている。
【０００４】バリア層１１上面に厚さ２００ｎｍ，不純
物濃度が１Ｅ１８ｃｍ−３のｎ＋−ＩｎＧａＡｓ層のエ
ミッタ層１２が形成され、その上部にエミッタ電極１３
が形成されている。このように従来のＲＨＥＴ或いはＨ
ＥＴは、ベース電極７、８にＣｒ／Ａｕ等（他にはＴｉ
／Ｐｔ／Ａｕ等がある。）を用い、ノンアロイでベース
層６とオーミックコンタクトを形成したものである。
物濃度が１Ｅ１８ｃｍ−３のｎ＋−ＩｎＧａＡｓ層のエ
ミッタ層１２が形成され、その上部にエミッタ電極１３
が形成されている。このように従来のＲＨＥＴ或いはＨ
ＥＴは、ベース電極７、８にＣｒ／Ａｕ等（他にはＴｉ
／Ｐｔ／Ａｕ等がある。）を用い、ノンアロイでベース
層６とオーミックコンタクトを形成したものである。
【０００５】次に、同図（ｂ）を用いて、別の従来のＲ
ＨＥＴの構造を説明する。このＲＨＥＴは同図（ａ）に
示した従来のＲＨＥＴのベース電極７、８の形成材料に
、通常ｎ型の化合物半導体に用いられるＡｕＧｅ／Ａｕ
を用いたものである。このベース電極７、８は、厚さ２
０ｎｍのＡｕＧｅ合金に３００ｎｍのＡｕを積層して形
成されている。
ＨＥＴの構造を説明する。このＲＨＥＴは同図（ａ）に
示した従来のＲＨＥＴのベース電極７、８の形成材料に
、通常ｎ型の化合物半導体に用いられるＡｕＧｅ／Ａｕ
を用いたものである。このベース電極７、８は、厚さ２
０ｎｍのＡｕＧｅ合金に３００ｎｍのＡｕを積層して形
成されている。
【０００６】この従来のＲＨＥＴに対し、３００〜３５
０℃以上の熱処理をすることにより、コンタクト抵抗率
ρｃを大幅に低減することができる。
０℃以上の熱処理をすることにより、コンタクト抵抗率
ρｃを大幅に低減することができる。
【０００７】
【発明が解決しようとする課題】図２（ａ）に示したＲ
ＨＥＴの場合、ｎ−ＩｎＧａＡｓ層のベース層６とノン
アロイであるＣｒ／Ａｕのベース電極７、８間には約０
．１４ｅＶのショットキバリアがある。このため、動作
温度が７７ＫのＲＨＥＴでは、コンタクト抵抗率ρｃが
１Ｅ−３〜１Ｅ−４Ωｃｍ２と非常に大きくなってしま
う。
ＨＥＴの場合、ｎ−ＩｎＧａＡｓ層のベース層６とノン
アロイであるＣｒ／Ａｕのベース電極７、８間には約０
．１４ｅＶのショットキバリアがある。このため、動作
温度が７７ＫのＲＨＥＴでは、コンタクト抵抗率ρｃが
１Ｅ−３〜１Ｅ−４Ωｃｍ２と非常に大きくなってしま
う。
【０００８】ここで、コンタクト抵抗率ρｃは、ベース
層６の不純物ドープ量をＮｄとすると、ρｃ〜Ｎｄ−１
／２ （Ωｃｍ２）…（１）で表され、コンタクト抵
抗率ρｃはベース層６の不純物ドープ量Ｎｄの二乗根に
反比例する。
層６の不純物ドープ量をＮｄとすると、ρｃ〜Ｎｄ−１
／２ （Ωｃｍ２）…（１）で表され、コンタクト抵
抗率ρｃはベース層６の不純物ドープ量Ｎｄの二乗根に
反比例する。
【０００９】コンタクト抵抗Ｒｃは、
Ｒｃ＝ρｃ／Ｓ （Ω）…（２）
として表される。ここで、Ｓはオーミックコンタクトの
面積である。即ち、コンタクト抵抗率が増加すると、コ
ンタクト抵抗は増加する。また、ＲＨＥＴの利点である
大きな電流利得を得るためには、ベース層６の厚さは３
０ｎｍ程度の薄さが必要である。ベース層６が薄くても
、不純物のドープ量を増加させればベース層のコンタク
ト抵抗Ｒｃを低下させることができるが、不純物散乱、
イオン化不純物散乱又はプラズマ散乱の影響で、あまり
濃度を高くするとホットエレクトロンがベース層６中で
散乱を起こしてしまい、コレクタ層２まで到達できない
という問題が生じる。従って、実際には、Ｓｉ等の不純
物のドープ量Ｎｄは１Ｅ１８ｃｍ−３が上限となる。
面積である。即ち、コンタクト抵抗率が増加すると、コ
ンタクト抵抗は増加する。また、ＲＨＥＴの利点である
大きな電流利得を得るためには、ベース層６の厚さは３
０ｎｍ程度の薄さが必要である。ベース層６が薄くても
、不純物のドープ量を増加させればベース層のコンタク
ト抵抗Ｒｃを低下させることができるが、不純物散乱、
イオン化不純物散乱又はプラズマ散乱の影響で、あまり
濃度を高くするとホットエレクトロンがベース層６中で
散乱を起こしてしまい、コレクタ層２まで到達できない
という問題が生じる。従って、実際には、Ｓｉ等の不純
物のドープ量Ｎｄは１Ｅ１８ｃｍ−３が上限となる。
【００１０】このように、コンタクト抵抗Ｒｃを低減す
るには、ベース層６の不純物ドープ量Ｎｄを増加させて
コンタクト抵抗率ρｃを下げる必要があるが、上述の理
由より不純物ドープ量Ｎｄを増加させることができない
ため、ベース抵抗、特にベースのコンタクト抵抗が高く
なってしまうという問題点があった。図２（ｂ）のＲＨ
ＥＴの場合は、熱処理をすることにより、コンタクト抵
抗率ρｃを大幅に低減することができるが、その結果、
ベース電極７、８の合金ＡｕＧｅがコレクタバリア層３
中にまで拡散してアロイ層９、１０を形成してしまう。 そのためコレクタ−ベース耐圧が大幅に低下していまい
、ＲＨＥＴが正常に動作しないという問題があった。
るには、ベース層６の不純物ドープ量Ｎｄを増加させて
コンタクト抵抗率ρｃを下げる必要があるが、上述の理
由より不純物ドープ量Ｎｄを増加させることができない
ため、ベース抵抗、特にベースのコンタクト抵抗が高く
なってしまうという問題点があった。図２（ｂ）のＲＨ
ＥＴの場合は、熱処理をすることにより、コンタクト抵
抗率ρｃを大幅に低減することができるが、その結果、
ベース電極７、８の合金ＡｕＧｅがコレクタバリア層３
中にまで拡散してアロイ層９、１０を形成してしまう。 そのためコレクタ−ベース耐圧が大幅に低下していまい
、ＲＨＥＴが正常に動作しないという問題があった。
【００１１】本発明の目的は、ベースのコンタクト抵抗
を低減した良好なオーミックコンタクトを形成し、コレ
クタ−ベース耐圧も低下しない半導体装置及びその製造
方法、特にベースのコンタクト抵抗を低減した良好なオ
ーミックコンタクトを形成し、コレクタ−ベース耐圧も
低下しないＨＥＴ又はＲＨＥＴ及びその製造方法を提供
することにある。
を低減した良好なオーミックコンタクトを形成し、コレ
クタ−ベース耐圧も低下しない半導体装置及びその製造
方法、特にベースのコンタクト抵抗を低減した良好なオ
ーミックコンタクトを形成し、コレクタ−ベース耐圧も
低下しないＨＥＴ又はＲＨＥＴ及びその製造方法を提供
することにある。
【００１２】
【課題を解決するための手段】上記目的は、ＩｎＰの半
導体基板上に形成されたｎ＋−ＩｎＧａＡｓ層のコレク
タ層と、前記コレクタ層上部に形成されたｉ−Ｉｎ（Ａ
ｌＧａ）Ａｓ層のコレクタバリア層と、前記コレクタバ
リア層上面に形成されたｎ−ＩｎＧａＡｓ層のベース層
と、前記ベース層上面に形成されたｉ−ＩｎＡｌＡｓ層
のバリア層と、前記バリア層上面に形成されたｎ＋−Ｉ
ｎＧａＡｓ層のエミッタ層とを有する半導体装置におい
て、第１のＡｕ層と、Ｇｅ層と、第２のＡｕ層とが積層
し、前記第２のＡｕ層上部にバリアメタル層を介して形
成された第３のＡｕ層を有するベース電極を設け、前記
ベース電極下部の前記ベース層に、前記ベース層内に止
まるアロイ層を設けたことを特徴とする半導体装置によ
って達成される。
導体基板上に形成されたｎ＋−ＩｎＧａＡｓ層のコレク
タ層と、前記コレクタ層上部に形成されたｉ−Ｉｎ（Ａ
ｌＧａ）Ａｓ層のコレクタバリア層と、前記コレクタバ
リア層上面に形成されたｎ−ＩｎＧａＡｓ層のベース層
と、前記ベース層上面に形成されたｉ−ＩｎＡｌＡｓ層
のバリア層と、前記バリア層上面に形成されたｎ＋−Ｉ
ｎＧａＡｓ層のエミッタ層とを有する半導体装置におい
て、第１のＡｕ層と、Ｇｅ層と、第２のＡｕ層とが積層
し、前記第２のＡｕ層上部にバリアメタル層を介して形
成された第３のＡｕ層を有するベース電極を設け、前記
ベース電極下部の前記ベース層に、前記ベース層内に止
まるアロイ層を設けたことを特徴とする半導体装置によ
って達成される。
【００１３】また、上記目的は、ＩｎＰの半導体基板上
に形成されたｎ＋−ＩｎＧａＡｓ層のコレクタ層と、前
記コレクタ層上部に形成されたｉ−Ｉｎ（ＡｌＧａ）Ａ
ｓ層のコレクタバリア層と、前記コレクタバリア層上面
に形成されたｎ−ＩｎＧａＡｓ層のベース層と、前記ベ
ース層上面に形成されたｉ−ＩｎＡｌＡｓ層のバリア層
と、前記バリア層上面に形成されたｎ＋−ＩｎＧａＡｓ
層のエミッタ層とを有する半導体装置の製造方法におい
て、第１のＡｕ層と、Ｇｅ層と、第２のＡｕ層とをこの
順に積層し、熱処理を行い、前記第１のＡｕ層と、Ｇｅ
層と、第２のＡｕ層をアロイ化して、前記ベース電極下
部の前記ベース層に、前記ベース層内に止まるアロイ層
を形成し、前記アロイ層上部にバリアメタル層を堆積し
た後、第３のＡｕ層を堆積してベース電極を形成したこ
とを特徴とする半導体装置の製造方法によって達成され
る。
に形成されたｎ＋−ＩｎＧａＡｓ層のコレクタ層と、前
記コレクタ層上部に形成されたｉ−Ｉｎ（ＡｌＧａ）Ａ
ｓ層のコレクタバリア層と、前記コレクタバリア層上面
に形成されたｎ−ＩｎＧａＡｓ層のベース層と、前記ベ
ース層上面に形成されたｉ−ＩｎＡｌＡｓ層のバリア層
と、前記バリア層上面に形成されたｎ＋−ＩｎＧａＡｓ
層のエミッタ層とを有する半導体装置の製造方法におい
て、第１のＡｕ層と、Ｇｅ層と、第２のＡｕ層とをこの
順に積層し、熱処理を行い、前記第１のＡｕ層と、Ｇｅ
層と、第２のＡｕ層をアロイ化して、前記ベース電極下
部の前記ベース層に、前記ベース層内に止まるアロイ層
を形成し、前記アロイ層上部にバリアメタル層を堆積し
た後、第３のＡｕ層を堆積してベース電極を形成したこ
とを特徴とする半導体装置の製造方法によって達成され
る。
【００１４】
【作用】本発明によれば、ベースのコンタクト抵抗を低
減した良好なオーミックコンタクトを形成し、コレクタ
−ベース耐圧も低下しない半導体装置、特にＨＥＴ又は
ＲＨＥＴを実現することができる。
減した良好なオーミックコンタクトを形成し、コレクタ
−ベース耐圧も低下しない半導体装置、特にＨＥＴ又は
ＲＨＥＴを実現することができる。
【００１５】
【実施例】本発明の一実施例による半導体装置及びその
製造方法を図１を用いて説明する。ＩｎＰの半導体基板
１上に厚さ３００ｎｍ程度のｎ＋−ＩｎＧａＡｓ層のコ
レクタ層２が形成され、その上部に厚さ２００ｎｍ程度
のｉ−Ｉｎ（ＡｌＧａ）Ａｓ層のコレクタバリア層３及
びコレクタ電極４、コレクタ電極５が形成されている。
製造方法を図１を用いて説明する。ＩｎＰの半導体基板
１上に厚さ３００ｎｍ程度のｎ＋−ＩｎＧａＡｓ層のコ
レクタ層２が形成され、その上部に厚さ２００ｎｍ程度
のｉ−Ｉｎ（ＡｌＧａ）Ａｓ層のコレクタバリア層３及
びコレクタ電極４、コレクタ電極５が形成されている。
【００１６】コレクタバリア層３上面には、厚さ３０ｎ
ｍ程度のｎ−ＩｎＧａＡｓ層のベース層６が形成され、
ベース層６上面に厚さ１０ｎｍ程度のｉ−ＩｎＡｌＡｓ
層のバリア層１１が形成され、その両側にＡｕ／Ｇｅ／
Ａｕ／Ｔｉ／Ｐｔ／Ａｕの順で金属を積層したベース電
極７、８が形成されている。ベース電極７、８を形成す
る金属のそれぞれの厚さは、下層のＡｕから、Ａｕが２
ｎｍ、Ｇｅが２ｎｍ、Ａｕが２ｎｍ、Ｔｉが１００ｎｍ
、Ｐｔが２０ｎｍ、Ａｕが１５０ｎｍである。
ｍ程度のｎ−ＩｎＧａＡｓ層のベース層６が形成され、
ベース層６上面に厚さ１０ｎｍ程度のｉ−ＩｎＡｌＡｓ
層のバリア層１１が形成され、その両側にＡｕ／Ｇｅ／
Ａｕ／Ｔｉ／Ｐｔ／Ａｕの順で金属を積層したベース電
極７、８が形成されている。ベース電極７、８を形成す
る金属のそれぞれの厚さは、下層のＡｕから、Ａｕが２
ｎｍ、Ｇｅが２ｎｍ、Ａｕが２ｎｍ、Ｔｉが１００ｎｍ
、Ｐｔが２０ｎｍ、Ａｕが１５０ｎｍである。
【００１７】ベース電極７、８下部には、ベース層６内
に止まるアロイ層９、１０が形成されている。バリア層
１１上面に厚さ２００ｎｍ，不純物濃度が１Ｅ１８ｃｍ
−３のｎ＋−ＩｎＧａＡｓ層のエミッタ層１２が形成さ
れ、その上部にエミッタ電極１３が形成されている。
に止まるアロイ層９、１０が形成されている。バリア層
１１上面に厚さ２００ｎｍ，不純物濃度が１Ｅ１８ｃｍ
−３のｎ＋−ＩｎＧａＡｓ層のエミッタ層１２が形成さ
れ、その上部にエミッタ電極１３が形成されている。
【００１８】ベース電極７、８のＡｕ／Ｇｅ／Ａｕ層の
形成は、Ｇｅの重量がＡｕ／Ｇｅ／Ａｕ全体の１２％に
なり、かつ、各層の厚さがそれぞれ同厚になるように形
成する。ＡｕとＧｅは各々独立に蒸着するので、正確に
必要な層厚を得ることができる。こうすることにより、
Ａｕ／Ｇｅ／Ａｕ層の抵抗を最も低下させることができ
る。本実施例においては、Ａｕ／Ｇｅ／Ａｕ層の厚さを
それぞれ２ｎｍとしたが、３ｎｍ以下であればよい。
形成は、Ｇｅの重量がＡｕ／Ｇｅ／Ａｕ全体の１２％に
なり、かつ、各層の厚さがそれぞれ同厚になるように形
成する。ＡｕとＧｅは各々独立に蒸着するので、正確に
必要な層厚を得ることができる。こうすることにより、
Ａｕ／Ｇｅ／Ａｕ層の抵抗を最も低下させることができ
る。本実施例においては、Ａｕ／Ｇｅ／Ａｕ層の厚さを
それぞれ２ｎｍとしたが、３ｎｍ以下であればよい。
【００１９】ベース電極７、８にＡｕ／Ｇｅ／Ａｕ層を
形成した後、３００〜４００℃、３分までの熱処理を行
い、Ａｕ／Ｇｅ／Ａｕ層をアロイ化する。このとき、ま
ずＡｕがＩｎＧａＡｓ層であるベース層６中へ拡散し、
ＧａとＡｕの共晶反応がおこり、次いでＧａの空孔がで
きたＧａＡｓ中に、両性不純物であるＧｅが拡散して高
濃度ｎ型不純物層を形成する。また、Ａｕ／Ｇｅ／Ａｕ
層の厚さをそれぞれ３ｎｍ以下の薄さにすることにより
、形成されたアロイ層９、１０は、厚さ３０ｎｍのｎ−
ＩｎＧａＡｓ層であるベース層６内に止まり、コレクタ
バリア３まで突き抜けることがない。
形成した後、３００〜４００℃、３分までの熱処理を行
い、Ａｕ／Ｇｅ／Ａｕ層をアロイ化する。このとき、ま
ずＡｕがＩｎＧａＡｓ層であるベース層６中へ拡散し、
ＧａとＡｕの共晶反応がおこり、次いでＧａの空孔がで
きたＧａＡｓ中に、両性不純物であるＧｅが拡散して高
濃度ｎ型不純物層を形成する。また、Ａｕ／Ｇｅ／Ａｕ
層の厚さをそれぞれ３ｎｍ以下の薄さにすることにより
、形成されたアロイ層９、１０は、厚さ３０ｎｍのｎ−
ＩｎＧａＡｓ層であるベース層６内に止まり、コレクタ
バリア３まで突き抜けることがない。
【００２０】従って、コンタクト抵抗率ρｃは、１Ｅ−
５〜１Ｅ−６Ωｃｍ２となり、従来のＲＨＥＴと比較し
て一桁から二桁低くなり、なおかつコレクタ−ベース耐
圧はまったく変化しないベース電極を実現できる。ベー
ス電極７、８のＡｕ／Ｇｅ／Ａｕのアロイ層を形成した
後、その上部に、Ｔｉを１００ｎｍの厚さだけ堆積し、
次にＰｔを２０ｎｍの厚さだけ堆積し、次にＡｕを１５
０ｎｍの厚さだけ堆積する。
５〜１Ｅ−６Ωｃｍ２となり、従来のＲＨＥＴと比較し
て一桁から二桁低くなり、なおかつコレクタ−ベース耐
圧はまったく変化しないベース電極を実現できる。ベー
ス電極７、８のＡｕ／Ｇｅ／Ａｕのアロイ層を形成した
後、その上部に、Ｔｉを１００ｎｍの厚さだけ堆積し、
次にＰｔを２０ｎｍの厚さだけ堆積し、次にＡｕを１５
０ｎｍの厚さだけ堆積する。
【００２１】これは、Ａｕ／Ｇｅ／Ａｕ層だけでは厚さ
が薄すぎてコンタクトを取ることが困難であり、Ｔｉ／
Ｐｔ／Ａｕ層をＡｕ／Ｇｅ／Ａｕ層上に積層することに
よりコンタクトを取れるだけの厚さを得ている。この場
合、Ｔｉ層及びＰｔ層は上部のＡｕのバリア層として機
能する。従って、Ｐｔ層上部のＡｕが、Ｔｉ層下層のＡ
ｕ／Ｇｅ／Ａｕアロイ層に到達してしまうことがない。
が薄すぎてコンタクトを取ることが困難であり、Ｔｉ／
Ｐｔ／Ａｕ層をＡｕ／Ｇｅ／Ａｕ層上に積層することに
よりコンタクトを取れるだけの厚さを得ている。この場
合、Ｔｉ層及びＰｔ層は上部のＡｕのバリア層として機
能する。従って、Ｐｔ層上部のＡｕが、Ｔｉ層下層のＡ
ｕ／Ｇｅ／Ａｕアロイ層に到達してしまうことがない。
【００２２】本発明は、上記実施例に限らず種々の変形
が可能である。上記実施例においては、ＩｎＧａＡｓ／
Ｉｎ（ＡｌＧａ）Ａｓ系ＨＥＴ及びＲＨＥＴに応用した
例を示したが、他の半導体装置に応用することも可能で
ある。例えば、ＧａＡｓ系、ＩｎＡｓ／ＧａＳｂ系ＨＥ
Ｔ、ｐｎｐ型ＩｎＧａＡｓ系ＨＢＴに応用することがで
きる。
が可能である。上記実施例においては、ＩｎＧａＡｓ／
Ｉｎ（ＡｌＧａ）Ａｓ系ＨＥＴ及びＲＨＥＴに応用した
例を示したが、他の半導体装置に応用することも可能で
ある。例えば、ＧａＡｓ系、ＩｎＡｓ／ＧａＳｂ系ＨＥ
Ｔ、ｐｎｐ型ＩｎＧａＡｓ系ＨＢＴに応用することがで
きる。
【００２３】また、それぞれの金属の厚さが２ｎｍ程度
のＡｕ／Ｚｎ／Ａｕ／Ｔｉ／Ｐｔ／Ａｕを用いたベース
電極を形成することにより、薄いｐ−ＩｎＧａＡｓ系に
応用することができる。同様に、ｎｐｎ型ＩｎＧａＡｓ
系ＨＢＴ、ＩｎＧａＡｓ系ＨＨＴにも応用することが可
能である。
のＡｕ／Ｚｎ／Ａｕ／Ｔｉ／Ｐｔ／Ａｕを用いたベース
電極を形成することにより、薄いｐ−ＩｎＧａＡｓ系に
応用することができる。同様に、ｎｐｎ型ＩｎＧａＡｓ
系ＨＢＴ、ＩｎＧａＡｓ系ＨＨＴにも応用することが可
能である。
【００２４】また、上記実施例において、ベース電極上
部のＡｕに対するバリア層はＴｉＰｔ以外の他の金属で
もよい。例えば、ＷＳｉやＴｉＮでもよい。
部のＡｕに対するバリア層はＴｉＰｔ以外の他の金属で
もよい。例えば、ＷＳｉやＴｉＮでもよい。
【００２５】
【発明の効果】以上の通り、本発明によれば、ベースの
コンタクト抵抗を低減した良好なオーミックコンタクト
を形成し、コレクタ−ベース耐圧も低下しない半導体装
置、特にＨＥＴ又はＲＨＥＴを実現することができる。
コンタクト抵抗を低減した良好なオーミックコンタクト
を形成し、コレクタ−ベース耐圧も低下しない半導体装
置、特にＨＥＴ又はＲＨＥＴを実現することができる。
【図１】本発明の一実施例による半導体装置を示す図で
ある。
ある。
【図２】従来の半導体装置を示す図である。
１…半導体基板
２…コレクタ層
３…コレクタバリア層
４、５…コレクタ電極
６…ベース層
７、８…ベース電極
９、１０…アロイ層
１１…バリア層
１２…エミッタ層
１３…エミッタ電極
Claims (2)
- 【請求項１】 ＩｎＰの半導体基板上に形成されたｎ
＋−ＩｎＧａＡｓ層のコレクタ層と、前記コレクタ層上
部に形成されたｉ−Ｉｎ（ＡｌＧａ）Ａｓ層のコレクタ
バリア層と、前記コレクタバリア層上面に形成されたｎ
−ＩｎＧａＡｓ層のベース層と、前記ベース層上面に形
成されたｉ−ＩｎＡｌＡｓ層のバリア層と、前記バリア
層上面に形成されたｎ＋−ＩｎＧａＡｓ層のエミッタ層
とを有する半導体装置において、第１のＡｕ層と、Ｇｅ
層と、第２のＡｕ層とが積層し、前記第２のＡｕ層上部
にバリアメタル層を介して形成された第３のＡｕ層を有
するベース電極を設け、前記ベース電極下部の前記ベー
ス層に、前記ベース層内に止まるアロイ層を設けたこと
を特徴とする半導体装置。 - 【請求項２】 ＩｎＰの半導体基板上に形成されたｎ
＋−ＩｎＧａＡｓ層のコレクタ層と、前記コレクタ層上
部に形成されたｉ−Ｉｎ（ＡｌＧａ）Ａｓ層のコレクタ
バリア層と、前記コレクタバリア層上面に形成されたｎ
−ＩｎＧａＡｓ層のベース層と、前記ベース層上面に形
成されたｉ−ＩｎＡｌＡｓ層のバリア層と、前記バリア
層上面に形成されたｎ＋−ＩｎＧａＡｓ層のエミッタ層
とを有する半導体装置の製造方法において、第１のＡｕ
層と、Ｇｅ層と、第２のＡｕ層とをこの順に積層し、熱
処理を行い、前記第１のＡｕ層と、Ｇｅ層と、第２のＡ
ｕ層をアロイ化して、前記ベース電極下部の前記ベース
層に、前記ベース層内に止まるアロイ層を形成し、前記
アロイ層上部にバリアメタル層を堆積した後、第３のＡ
ｕ層を堆積してベース電極を形成したことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403191A JPH04217367A (ja) | 1990-12-18 | 1990-12-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403191A JPH04217367A (ja) | 1990-12-18 | 1990-12-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04217367A true JPH04217367A (ja) | 1992-08-07 |
Family
ID=18512946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2403191A Withdrawn JPH04217367A (ja) | 1990-12-18 | 1990-12-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04217367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825048A (en) * | 1995-06-21 | 1998-10-20 | Nippon Telegraph And Telephone Corporation | Semiconductor functional device and electronic circuit provided with the same |
-
1990
- 1990-12-18 JP JP2403191A patent/JPH04217367A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825048A (en) * | 1995-06-21 | 1998-10-20 | Nippon Telegraph And Telephone Corporation | Semiconductor functional device and electronic circuit provided with the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399971B1 (en) | Semiconductor device and method for fabricating the same | |
| JPS5943097B2 (ja) | 半導体デバイス | |
| TW201813088A (zh) | 異質接面雙極性電晶體 | |
| EP1662557B1 (en) | Heterojunction bipolar transistor | |
| JPH04217367A (ja) | 半導体装置及びその製造方法 | |
| US20010046747A1 (en) | Heterojunction bipolar transistor and manufacturing method therefor | |
| JPH0459786B2 (ja) | ||
| EP0384113A2 (en) | Multilayer base heterojunction biopolar transistor | |
| JP3942984B2 (ja) | バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法 | |
| JPH0818033A (ja) | 負性微分抵抗ｆｅｔ | |
| JPS627159A (ja) | 半導体装置 | |
| JPH0492471A (ja) | 半導体装置 | |
| TWI310609B (ja) | ||
| JPS59181060A (ja) | 半導体装置 | |
| JP2953666B2 (ja) | 半導体装置及び電子装置 | |
| JP3044398B2 (ja) | バイポーラトランジスタ | |
| JPH06310706A (ja) | 半導体装置およびその製造方法 | |
| JPH08191055A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 | |
| JP2000340581A (ja) | 半導体装置およびその製造方法 | |
| JP3876397B2 (ja) | 三族−五族化合物半導体装置の製造方法 | |
| JP2004119821A (ja) | オーミック電極の形成方法 | |
| JP2003282583A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH07120791B2 (ja) | 半導体装置 | |
| JP2777898B2 (ja) | 化合物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |