JPH0425060A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0425060A JPH0425060A JP2126204A JP12620490A JPH0425060A JP H0425060 A JPH0425060 A JP H0425060A JP 2126204 A JP2126204 A JP 2126204A JP 12620490 A JP12620490 A JP 12620490A JP H0425060 A JPH0425060 A JP H0425060A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- attached
- tips
- element mounting
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関する。
従来の半導体装置は、第３図に示すように、リードフレ
ームの素子搭載部１と、内部リード２を有し、素子搭載
部１の」二に半導体チップ５をマウント用ろう材６によ
って搭載し、半導体チップ５上の電極と内部リード２と
をボンデインク用金属線７て接続し、樹脂体８で封止し
ている。
ームの素子搭載部１と、内部リード２を有し、素子搭載
部１の」二に半導体チップ５をマウント用ろう材６によ
って搭載し、半導体チップ５上の電極と内部リード２と
をボンデインク用金属線７て接続し、樹脂体８で封止し
ている。
４−述した従来力士導体装置は、半導体素子面積の小さ
い半導体チップを、素子搭載部に、マウン１〜用ろう材
によって搭載し、半導体チップ上の電極と、内部り−１
〜とを、ボンデインク用金属線によって接続した場合、
金属線長か長くなり、ソー１〜インタクタンスか大きく
なるため、高周波特性が悪化するという欠点かある。
い半導体チップを、素子搭載部に、マウン１〜用ろう材
によって搭載し、半導体チップ上の電極と、内部り−１
〜とを、ボンデインク用金属線によって接続した場合、
金属線長か長くなり、ソー１〜インタクタンスか大きく
なるため、高周波特性が悪化するという欠点かある。
本発明の半導体バックーシは、導電性材料から成るり−
トフレームの素子搭載部の周囲及び内部リードの先端部
分に前記素子搭載部及び内部り−トと各々電気的接触を
保持した状態で折りたたみ可能に導電性平板を取イ」け
ている。
トフレームの素子搭載部の周囲及び内部リードの先端部
分に前記素子搭載部及び内部り−トと各々電気的接触を
保持した状態で折りたたみ可能に導電性平板を取イ」け
ている。
（′実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例α）断面図てある。
第１図に示すように、導電性材料がら成るり−１−フレ
ームの素子搭載部１の周囲及び内部リード２の先端部分
に搭載部１及び内部リード２と夫々電気的接触を保持し
た状態で折りたたみ可能に導電性平板３，４を取付けて
いる。使用する半導体チップ５の面積に応して、素子搭
載部１の周囲に収イ」けている導電性平板３を折りたた
み、がっ、内部リード２の先端部分に取付けている導電
性平板４を伸はしてから、前記半導体チップ５を素子搭
載部１にラウン１〜用ろう材６によって搭載し、半導体
チップ５上の電極と前記内部リード２の先端に取付けて
いる導電性平板４とをホンティンク用の金属線７によっ
て接続し、樹脂体８で封止することにより、リートイン
ダクタンスの低減化をはかり、高周波特性の改善がはか
れる。
ームの素子搭載部１の周囲及び内部リード２の先端部分
に搭載部１及び内部リード２と夫々電気的接触を保持し
た状態で折りたたみ可能に導電性平板３，４を取付けて
いる。使用する半導体チップ５の面積に応して、素子搭
載部１の周囲に収イ」けている導電性平板３を折りたた
み、がっ、内部リード２の先端部分に取付けている導電
性平板４を伸はしてから、前記半導体チップ５を素子搭
載部１にラウン１〜用ろう材６によって搭載し、半導体
チップ５上の電極と前記内部リード２の先端に取付けて
いる導電性平板４とをホンティンク用の金属線７によっ
て接続し、樹脂体８で封止することにより、リートイン
ダクタンスの低減化をはかり、高周波特性の改善がはか
れる。
第２図は本発明の第２の実施例の断面図である。
第２図に示すように、導電性材料から成るリー１くフレ
ームの素子搭載部１の周囲、及び内部り−ド２の先端部
分に素子搭載部１及び内部リード２と夫々電気的接触を
保持した状態で折りたたみ可能に導電性平板３，４を取
付けている。素子搭載部１の周囲に取イ」けている導電
性平板３を直角に折り、前記導電性の平板３の側面に、
絶縁層９を、コーチインク゛することにより、変形しな
ポンチインク用金属線７による電気的特性不良を回避で
きる。
ームの素子搭載部１の周囲、及び内部り−ド２の先端部
分に素子搭載部１及び内部リード２と夫々電気的接触を
保持した状態で折りたたみ可能に導電性平板３，４を取
付けている。素子搭載部１の周囲に取イ」けている導電
性平板３を直角に折り、前記導電性の平板３の側面に、
絶縁層９を、コーチインク゛することにより、変形しな
ポンチインク用金属線７による電気的特性不良を回避で
きる。
以」ユ説明したように本発明は、導電性材料から成るリ
ードフレームの素子搭載部の周囲及び内部リー１への先
端部分に素子搭載部、及び内部リードと各々電気的接触
を保持した状態で折りたたみ可能に導電性の平板を取付
け、使用する半導体チップの面積に応じて導電性の平板
を、折りたたみ、半導体チップを素子搭載部に搭載し、
半導体チップ」二の電極と内部り−１〜とをホンティン
グ用金属線で接続することにより、リートインダクタン
スの低減化をはかり、高周波特性の改善かはかれる効果
かある。また、面記導電性の平板の側面に電気的絶縁物
をコーチインクすることにより、変形したホンティング
用金属線による電気的特性不良を回避できるという効果
もある。
ードフレームの素子搭載部の周囲及び内部リー１への先
端部分に素子搭載部、及び内部リードと各々電気的接触
を保持した状態で折りたたみ可能に導電性の平板を取付
け、使用する半導体チップの面積に応じて導電性の平板
を、折りたたみ、半導体チップを素子搭載部に搭載し、
半導体チップ」二の電極と内部り−１〜とをホンティン
グ用金属線で接続することにより、リートインダクタン
スの低減化をはかり、高周波特性の改善かはかれる効果
かある。また、面記導電性の平板の側面に電気的絶縁物
をコーチインクすることにより、変形したホンティング
用金属線による電気的特性不良を回避できるという効果
もある。
第１図及び第２図は、本発明の第１及び第２の実施例の
断面図、第３図は従来の半導体装置の一例を示す断面図
である。 １ ・素子搭載部、２・・・内部リード、３，４・・・
導電性平板、５・・・半導体チップ、６・・・ろう材、
７・・金属線、８・樹脂体、９・・・絶縁層。
断面図、第３図は従来の半導体装置の一例を示す断面図
である。 １ ・素子搭載部、２・・・内部リード、３，４・・・
導電性平板、５・・・半導体チップ、６・・・ろう材、
７・・金属線、８・樹脂体、９・・・絶縁層。
Claims (1)
- 導電性材料から成るリードフレームの素子搭載部の周
囲及び内部リードの先端部分に前記素子搭載部及び内部
リードと夫々電気的接触を保持した状態で折りたたみ可
能な導電性平板を取付けていることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2126204A JPH0425060A (ja) | 1990-05-16 | 1990-05-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2126204A JPH0425060A (ja) | 1990-05-16 | 1990-05-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0425060A true JPH0425060A (ja) | 1992-01-28 |
Family
ID=14929293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2126204A Pending JPH0425060A (ja) | 1990-05-16 | 1990-05-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425060A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998013867A1 (de) * | 1996-09-24 | 1998-04-02 | Siemens Aktiengesellschaft | Anschlussrahmen für ein mikroelektronisches bauteil, verfahren zu dessen herstellung und den anschlussrahmen umfassendes mikroelektronisches bauteil |
| JP2008205337A (ja) * | 2007-02-22 | 2008-09-04 | Rohm Co Ltd | 樹脂封止型半導体装置 |
-
1990
- 1990-05-16 JP JP2126204A patent/JPH0425060A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998013867A1 (de) * | 1996-09-24 | 1998-04-02 | Siemens Aktiengesellschaft | Anschlussrahmen für ein mikroelektronisches bauteil, verfahren zu dessen herstellung und den anschlussrahmen umfassendes mikroelektronisches bauteil |
| JP2008205337A (ja) * | 2007-02-22 | 2008-09-04 | Rohm Co Ltd | 樹脂封止型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1274167A3 (en) | Surface acoustic wave element and manufacturing method of the same | |
| JPH03116948A (ja) | 超高周波ｉｃ用窒化アルミニウムパッケージ | |
| JP3570600B2 (ja) | 圧電部品およびその製造方法 | |
| JP3099382B2 (ja) | 小型発振器 | |
| JPH0425060A (ja) | 半導体装置 | |
| JPH08139257A (ja) | 面実装型半導体装置 | |
| JPH046841A (ja) | 半導体装置の実装構造 | |
| JPH04174547A (ja) | 表面実装型電力用半導体装置 | |
| JPH0757616A (ja) | 回路保護素子 | |
| JPH02116186A (ja) | 半導体レーザ | |
| JPH11317428A5 (ja) | ||
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JPH0122260Y2 (ja) | ||
| JPH0526761Y2 (ja) | ||
| JPS61245709A (ja) | 表面波フイルタの製造方法 | |
| JPH0529870A (ja) | チツプ型表面波デバイス | |
| JPH0362564A (ja) | 半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPH02185198A (ja) | 圧電体のリード引出構造 | |
| JPH08186464A (ja) | チップ型圧電振動子とその製造方法 | |
| JPH06177701A (ja) | 弾性表面波装置 | |
| JPS5952852A (ja) | 混成集積回路装置 | |
| JPH04365340A (ja) | 複合回路型半導体装置 | |
| JPH04146659A (ja) | 半導体装置およびその製造方法 |