JPH0428148B2 - - Google Patents

Info

Publication number
JPH0428148B2
JPH0428148B2 JP59145901A JP14590184A JPH0428148B2 JP H0428148 B2 JPH0428148 B2 JP H0428148B2 JP 59145901 A JP59145901 A JP 59145901A JP 14590184 A JP14590184 A JP 14590184A JP H0428148 B2 JPH0428148 B2 JP H0428148B2
Authority
JP
Japan
Prior art keywords
diffusion
emitter
substrate
transistor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59145901A
Other languages
English (en)
Other versions
JPS6038857A (ja
Inventor
Ekurundo Kurasuuhookan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of JPS6038857A publication Critical patent/JPS6038857A/ja
Publication of JPH0428148B2 publication Critical patent/JPH0428148B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/40Vertical BJTs
    • H10D10/461Inverted vertical BJTs

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は多重トランジスタに関するものであ
り、それはエミツタを共通とし、コレクタ及びベ
ースは分離しており、モノリシツク集積技術を用
いて作られ、望ましくは比較的高電圧及び/ある
いは大電流で用いることを意図したものである。
〔背景技術〕
多くの技術的応用分野においては、非常に数多
くの本質的に同様な負荷を個々に別のトランジス
タ駆動工程によつて駆動しなければならない状況
が生まれてくる。これは例えばマトリツクスライ
ター(matrix writer)の場合であつて、そこで
は14個の圧針(インプレツシヨンニードル
impression needle)が別々の磁石によつて駆動
される。この応用においては、トランジスタは大
きさ100V程度の電圧に耐えるものでなければな
らない。
他の1つの応用例は、例えばエレクトロルミネ
センス型の表示装置の動作であつて、これも高電
圧を要する。
組立てコストと利用空間の最小化要求のため
に、複数個の駆動トランジスタを集積することが
望ましく、更にもし可能であれば、付随の制御回
路及び前置増幅器をも1体に同じカプセル中へ集
積することが望ましい。
N−P−Nトランジスタを含む回路を製造する
場合、従来のプロセスではP型ドープした基板か
ら出発する。この基板中へ高濃度にN型ドープし
た領域を拡散させ「ボトム拡散」をつくり、コレ
クタ抵抗を減少させる。次にエピタキシヤルプロ
セスによつて低濃度にN型ドープしたコレクタ領
域が形成される。次にこの中へP型不純物を拡散
させてベースが形成され、その後ボトム拡散中へ
N+型の拡散によつてエミツタ領域と深いコンタ
クト拡散が行われる。N+型エミツタ領域はベー
ス領域中へ拡散でつくられる。
基板上の他の回路からトランジスタを絶縁する
ために、トランジスタの周りにP基板中へ絶縁の
ためのP+拡散が行われる。この回路の最も低い
電位に基板を置いて絶縁することによつて、この
トランジスタは逆バイアスされたP−N接合によ
つて回路の他の部分から絶縁された領域中に置か
れることになる。
高電圧用のトランジスタでは絶縁のための拡散
を行う領域はかなり大きくなる。エピタキシヤル
層の厚さは、トランジスタのコレクターベースに
必要とされるより深い空乏領域のための空間をつ
くりだすために、電圧増大と共に大きくなる。絶
縁領域は更に深く拡散させなければならないた
め、不純物の横方向拡散を考慮してこの領域はよ
り大きい空間を必要とする。実際にはこの空間を
減らすためにエピタキシヤル層を作る前に上から
の絶縁のための拡散を行う領域の下にP型ドープ
物質をとりつけることが行われるが、それでも絶
縁のために大きな空間が必要である。
コレクタを共通にしてN−P−N形の多重トラ
ンジスタを製造することは知られている。この場
合個々のトランジスタは互にコンタクト拡散領域
によつて分離され、それらのすべてがすべてのト
ランジスタ素子に共通なボトム拡散に達するよう
になつている。個々のトランジスタのベースとエ
ミツタはボトム拡散とコンタクト拡散によつて形
成されたウエルの中へ拡散でつくられる。このた
めトランジスタ素子の間には特別な絶縁拡散は必
要でない。
コレクタを共通にした多重トランジスタにおい
ては、個々の負荷はトランジスタ素子上のエミツ
タ回路中に設けられる。多くの場合、負荷をコレ
クタ回路中へ、例えばエミツタ共通との平衡回路
の形で組込むことが望ましい。
そのようなトランジスタは従来の方法では実現
できない。上に述べたことに従うコレクタを共通
にしたトランジスタは理論的には反転状態へ駆動
できるが、エミツタが低濃度にドープされたエピ
タキシヤル領域であるため、エミツタ効率すなわ
ち増幅度は低いものとなるであろう。破壊電圧も
また低く、約5Vとなるであろう。
集積化されたエミツタ共通の多重N−P−Nト
ランジスタの構成は、トランジスタの各々の間の
絶縁を完全なものとし、1つの基板の上に複数個
のトランジスタを配置したものである。別々にな
つたエミツタは電極層によつて互い接続される。
このような多重トランジスタでは大きな基板表面
を必要とし、従つて高価なものとなるであろう。
スウエーデン国公開特許出願第8105040−3号
によれば、基板へのもれの少ないダイオードを、
通常コレクタとして用いられる通常のボトム拡散
の上に逆の電導型の第2のボトム拡散を配置した
構造を利用することによつて作ることができる。
この第2のボトム拡散に対して、通常のエミツタ
拡散と付随するコンタクト拡散を構成するダイオ
ードカソードをとり囲むように、環状のコンタク
ト拡散が付加される。アノードは第1のボトム拡
散とつながれた別のボトム拡散によつて構成され
る。
〔本発明の開示〕
本発明に従えば、個々のトランジスタを互に絶
縁するために特別な絶縁拡散を行うことなしに、
エミツタ共通の多重トランジスタを得ることがで
きる。ここでは、上述のスウエーデン国公開特許
出願明細書に示されているダイオード構造の特徴
を利用している。本発明の特徴は特許請求の範囲
から明らかであろう。
〔本発明を実施するのに最適な形態) 第1図と第2図において、参照番号11は、集
積回路を製造するために用いられるのと本質的に
同一のP型基板を示している。この基板11中へ
高濃度にドープされたN+層が拡散されて第1の
ボトム拡散12が形成される。第2のP型ボトム
拡散13が第1のボトム拡散12の上につくられ
る。この第2の拡散は、多重トランジスタを、同
じ基板上に存在しうる他の部品から絶縁するため
に設ける場合のある絶縁拡散の下側部分14と同
じ工程において形成される。基板の上に低濃度に
ドープされたN層15がエピタキシヤル成長され
る。その厚さはトランジスタに望む耐圧に依存し
て決められる。エピタキシヤル層中では、複数個
のP+型コンタクト拡散が行われて、上側のボト
ム拡散13にまで達する、閉じた内部枠領域17
A,17Bが形成される。これらコンタクト拡散
は、絶縁拡散の上側部分16と同じ工程において
形成される。内部枠領域17A,17Bにそつて
枠領域18の形のコンタクト拡散が設けられ、そ
れは第1のボトム拡散12に達する縦部分18A
を有している。枠領域18,18Aは枠領域17
A,17Bを完全にとり囲んでいる。枠領域1
8,18Aと17Aと17Bは互にできる限り接
近して、各々のドーピング元素が部分的に隣接す
る拡散上のコンタンクト拡散中へ侵入するように
なつているのが望ましい。
第2図に従うと、拡散領域18,18Aはボト
ム拡散12の端部をまわつて延びており、更に枠
領域17Aと17Bを互に分離させている。従つ
て上側のボトム拡散13はコンタクト拡散18A
のN+層によつて部分13Aと13Bとに分離さ
れる。N+層19Aと19Bが枠領域17A,1
7Bによつて形成される区画中へ拡散される。
多重トランジスタ中の個別トランジスタTAと
TBは第1のボトム拡散12を共通のエミツタと
している。このエミツタ領域は通常ここでは従来
の形の対応するトランジスタの場合より大きい。
しかし比較的大電流のエミツタ電流のためには、
電流を分担するのは主としてエミツタ周辺である
のでエミツタ領域を大きくすることを単にトラン
ジスタの大きさを大きくするだけの意味をもつも
のではない。トランジスタ素子のベースは第2ボ
トム拡散の分離した部分13Aと13Bで構成さ
れる。コレクタは枠領域17Aと17Bでとり囲
まれたエピタキシヤル層15の部分15A,15
Bで構成される。それらにはN+型コンタクト拡
散領域19A,19Bが設けられている。エミツ
タ、ベース、コレクタの配線は通常の金属コンタ
クト21,22,23によつて行われる。
この多重トランジスタを作製するための製作工
程は、高電圧用の集積化されたトランジスタに適
用されるものと変わりなく、それらは既に文献に
述べられている。
第1図、第2図に関して説明した形の多重トラ
ンジスタは、図示の方法によつて実現される種類
の論理回路及び前置増幅器と容易に組合せられ
る。従つて例えば、絶縁枠部分14,16によつ
て多重トランジスタから分離されたTTL型のバ
イポーラ論理回路を用いることが可能である。
従来の集積回路のように、第1図と第2図に従
う多重トランジスタは基板の上側にとりつけられ
た第1ボトム拡散のコンタクト部18を有してい
る。そのため当然のようにボトム電圧として与え
られる電圧はコンタクト拡散18の抵抗によつて
決定される。実施例が第3図に示されており、か
なり低いボトム電圧が得られている。ここで基板
33はN+型であり、エミツタ・コンタクト34
は高濃度にドープされた基板の裏側へ直接とりつ
けられている。
第1図に示したのと同じように、基板33の上
にはP型ボトム拡散13が、エピタキシヤル層1
5、P+型コンタクト枠部分17A,17B、N+
型コレクタコンタクト拡散領域19A,19Bと
共に形成されている。深く拡散させた外側枠部分
38,38Aは第1図の枠部分18,18Aに対
応しているが、ここにおいては、エミツタ・コン
タクト34が基板の裏側に形成されているため、
コンタクト作用は有していない。従つてこの拡散
は、個々のトランジスタ素子TA2,TB2を互
に絶縁することと飽和トランジスタからの正孔の
もれを防ぐことをもつぱら役目としている。第1
図に示された実施例とくらべて、第2図に従う多
重トランジスタにおいては飽和電圧の2〜3倍低
下がみられている。
更に、ボトム拡散12(及び絶縁枠部分も)が
余分になることから、複数個の製作工程が省略で
きるという利点も有している。
基板が共通で、回路の中で最も低い固定電位、
例えばアース電位を容易に与えることができる場
合には、この多重トランジスタをMOS技術を用
いて、制御回路及び駆動回路と組合せることが可
能である。従つて従来の方法により、エピタキシ
ヤル層中に、直接に(P−MOS))あるいは拡散
Pウエル(well)中へ(N−MOS)、MOS回路
が作りこまれる。
従来の多重トランジスタとくらべた場合の面積
の点での優位性はかなり大きい。例えば、第1図
に従つてP型絶縁された同じ島の上に4〜5個の
トランジスタを配置すれば、P絶縁のために必要
な空間は無視できて、すべてのトランジスタの相
互の完全な絶縁を行なつた多重トランジスタの場
合とくらべて必要な面積はおよそ3分の1にな
る。第3図に従つた実施例ではそれ以上の面積の
節約が行われている。
従つて当然ながら、逆の電導型(第1図、第2
図ではN、第3図ではP+)の基板から出発して
導の電導型の不純物ドーピングを行うことによつ
て同様に多重P−N−Pトランジスタを作製する
ことも可能である。
【図面の簡単な説明】
第1図は、本発明に従つて構成されたモノリシ
ツク集積化された多重トランジスタの断面図であ
る。第2図は、第1図の多重トランジスタの平面
図である。第3図は、第1図、第2図に従う回路
の簡素化した修正例である。 (参照番号)、11……基板、12……ボトム
拡散、13……第2のボトム拡散、14……絶縁
拡散、15……低濃度ドープ領域、16……絶縁
拡散、17,17A,17B……内部枠領域、1
8,18A……枠領域、19A,19B……コン
タクト拡散領域、21,22,23……金属コン
タクト、33……基板、34……エミツタ・コン
タクト、38,38……外部枠領域。

Claims (1)

  1. 【特許請求の範囲】 1 エミツタを共通とし、コレクタを分離した多
    重トランジスタであつて、上に第1の伝導型Nの
    エピタキシヤル層15をとりつけられた基板1
    1,13を含み、エピタキシヤル層15の下にボ
    トム拡散13として作られた第2の伝導型Pのベ
    ース、このベース層の下に形成された第1の伝導
    型Nの高濃度にドープされたエミツタ層12,3
    3、エピタキシヤル層15の空いている表面上に
    とりつけられた複数個のコレクタコンタクト拡散
    19A,19B、各コレクタコンタクト拡散のま
    わりにベース層に達するようにとりつけられた第
    2の伝導型Pの内部環状高濃度ドープコンタクト
    拡散17A,17B、各内部コンタクト拡散17
    A,17Bのまわりにエミツタ層12,33に達
    するようにとりつけられた、第1の伝導型Nの外
    部現状高濃度ドープコンタクト拡散18,18
    A、によつて特徴づけられる、多重トランジス
    タ。 2 特許請求の範囲第1項の多重トランジスタで
    あつて、エミツタ層が、ベース層13の下にとり
    つけられ、第2の伝導型Pの基板中に配置された
    第1の伝導型N+の第2の高濃度ドープされたボ
    トム拡散12であることを特徴とする多重トラン
    ジスタ。 3 特許請求の範囲第2項の多重トランジスタで
    あつて、すべての配線21,22,23がエピキ
    シヤル層15の空いている表面の側で行なわれて
    いることを特徴とする多重トランジスタ。 4 特許請求の範囲第1項の多重トランジスタで
    あつて、エミツタ層が第1の伝導型Nの高濃度に
    ドープされた物質である基板33を含み、エミツ
    タコンタクト34がエピタキシヤル層15から離
    れた側の基板表面に接続されていることを特徴と
    する多重トランジスタ。
JP59145901A 1983-07-15 1984-07-13 多重トランジスタ Granted JPS6038857A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8304013-9 1983-07-15
SE8304013A SE433787B (sv) 1983-07-15 1983-07-15 Multipel transistor med gemensam emitter och sparata kollektorer

Publications (2)

Publication Number Publication Date
JPS6038857A JPS6038857A (ja) 1985-02-28
JPH0428148B2 true JPH0428148B2 (ja) 1992-05-13

Family

ID=20351991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59145901A Granted JPS6038857A (ja) 1983-07-15 1984-07-13 多重トランジスタ

Country Status (4)

Country Link
EP (1) EP0132240B1 (ja)
JP (1) JPS6038857A (ja)
DE (1) DE3464441D1 (ja)
SE (1) SE433787B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845869B2 (ja) * 1985-03-25 1999-01-13 株式会社日立製作所 半導体集積回路装置
DE10139515C2 (de) * 2001-08-10 2003-07-31 Infineon Technologies Ag Bandabstandsschaltung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3659675A (en) * 1969-06-30 1972-05-02 Transportation Specialists Inc Lubrication system and reservoir therefor
US3760239A (en) * 1971-06-09 1973-09-18 Cress S Coaxial inverted geometry transistor having buried emitter
US3865648A (en) * 1972-01-07 1975-02-11 Ibm Method of making a common emitter transistor integrated circuit structure
DE2356301C3 (de) * 1973-11-10 1982-03-11 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte, logische Schaltung
CA1056513A (en) * 1975-06-19 1979-06-12 Benjamin J. Sloan (Jr.) Integrated logic circuit and method of fabrication
US4137109A (en) * 1976-04-12 1979-01-30 Texas Instruments Incorporated Selective diffusion and etching method for isolation of integrated logic circuit
US4228448A (en) * 1977-10-07 1980-10-14 Burr Brown Research Corp. Bipolar integrated semiconductor structure including I2 L and linear type devices and fabrication methods therefor
FR2482368A1 (fr) * 1980-05-12 1981-11-13 Thomson Csf Operateur logique a injection par le substrat et son procede de fabrication

Also Published As

Publication number Publication date
EP0132240A1 (en) 1985-01-23
JPS6038857A (ja) 1985-02-28
EP0132240B1 (en) 1987-06-24
SE433787B (sv) 1984-06-12
SE8304013D0 (sv) 1983-07-15
DE3464441D1 (en) 1987-07-30

Similar Documents

Publication Publication Date Title
US6590273B2 (en) Semiconductor integrated circuit device and manufacturing method thereof
KR100208632B1 (ko) 반도체 집적 회로 및 그 제조 방법
JPH07297373A (ja) 誘導性負荷要素に対する集積ドライバ回路装置
US4564855A (en) High current PNP transistor forming part of an integrated monolithic circuit
JPH06104459A (ja) 半導体装置
JP4460272B2 (ja) パワートランジスタおよびそれを用いた半導体集積回路
JPH0428148B2 (ja)
US4097888A (en) High density collector-up structure
JP3883681B2 (ja) 半導体集積回路
JPH0440272Y2 (ja)
JPH11186283A (ja) 半導体装置
JP3343892B2 (ja) 半導体集積回路
JPS63128742A (ja) 半導体注入集積論理回路装置
JPH0442828B2 (ja)
JPH0629374A (ja) 半導体集積回路装置
JPS6348189B2 (ja)
JPS63128741A (ja) 半導体注入集積論理回路装置
JP2518880B2 (ja) 半導体装置
JPH0525233Y2 (ja)
JPS6347965A (ja) 半導体集積回路
JPS61150383A (ja) 半導体装置
JPS60776B2 (ja) 半導体装置
JPS59168663A (ja) 半導体集積回路
JPS63128743A (ja) 半導体注入集積論理回路装置
JPH069207B2 (ja) ラテラルトランジスタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees