JPH0428230A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0428230A JPH0428230A JP13301390A JP13301390A JPH0428230A JP H0428230 A JPH0428230 A JP H0428230A JP 13301390 A JP13301390 A JP 13301390A JP 13301390 A JP13301390 A JP 13301390A JP H0428230 A JPH0428230 A JP H0428230A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- etched
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はコンタクトホール等の開孔部を有する半導体
装置の製造方法に関する。
装置の製造方法に関する。
第２Ａ図及び第２Ｂ図はコンタクトホールを有する半導
体装置の従来の製造方法を示す断面工程図である。下地
層１上に配線用のアルミニウム膜２を形成する。下地層
１は例えば、図示していないが、シリコン基板上に形成
されたトランジスタ素子と、該トランジスタ素子上に形
成され、所定位置にコンタクトホールを有する絶縁層を
含む。
体装置の従来の製造方法を示す断面工程図である。下地
層１上に配線用のアルミニウム膜２を形成する。下地層
１は例えば、図示していないが、シリコン基板上に形成
されたトランジスタ素子と、該トランジスタ素子上に形
成され、所定位置にコンタクトホールを有する絶縁層を
含む。
アルミニウム膜２上に絶縁膜３を形成し、その上にレジ
スト４を形成した後、写真製版工程によりレジスト４を
パターニングする。その後、パタニングされたレジスト
４をマスクとして、エツチングを施すと第２Ａ図のよう
に絶縁膜３にコンタクトホール５が形成される。
スト４を形成した後、写真製版工程によりレジスト４を
パターニングする。その後、パタニングされたレジスト
４をマスクとして、エツチングを施すと第２Ａ図のよう
に絶縁膜３にコンタクトホール５が形成される。
次にレジスト４を除去すると、第２Ｂ図に示すようにレ
ジスト残渣６がコンタクトホール５に残る。その後絶縁
膜３上に配線用のアルミニウム膜を形成し、このアルミ
ニウム膜と絶縁膜３下に形成されているアルミニウム膜
２とをコンタクトホール５を介して電気的に接続し、次
の工程に進む。
ジスト残渣６がコンタクトホール５に残る。その後絶縁
膜３上に配線用のアルミニウム膜を形成し、このアルミ
ニウム膜と絶縁膜３下に形成されているアルミニウム膜
２とをコンタクトホール５を介して電気的に接続し、次
の工程に進む。
コンタクトホールを有する従来の半導体装置は以上のよ
うな工程で製造されており、レジスト４を除去するとき
に生じたレジスト残渣６がコンタクトホール５に付着す
る。そのため、絶縁膜３上に配線用のアルミニウム膜を
形成した場合、残渣６の存在によりアルミニウム膜に段
差が生じ、この段差の生じた部分が断線しやすいという
問題点かあった。
うな工程で製造されており、レジスト４を除去するとき
に生じたレジスト残渣６がコンタクトホール５に付着す
る。そのため、絶縁膜３上に配線用のアルミニウム膜を
形成した場合、残渣６の存在によりアルミニウム膜に段
差が生じ、この段差の生じた部分が断線しやすいという
問題点かあった。
この発明は」二層のような問題点を解決するためになさ
れたもので、残渣を生じさせることなく被エツチング層
に開孔部を形成することができる半導体装置の製造方法
を得ることをＬＩ的とする。
れたもので、残渣を生じさせることなく被エツチング層
に開孔部を形成することができる半導体装置の製造方法
を得ることをＬＩ的とする。
この発明に係る半導体装置の製造方法は、被エツチング
層を準備する工程と、前記被エツチング層の所定部分の
エツチングレートを選択的に高くする工程と、前記被エ
ツチング層の表面全面にエツチングを施し、前記被エツ
チング層の所定部分を開孔する工程とを備えている。
層を準備する工程と、前記被エツチング層の所定部分の
エツチングレートを選択的に高くする工程と、前記被エ
ツチング層の表面全面にエツチングを施し、前記被エツ
チング層の所定部分を開孔する工程とを備えている。
この発明においては、被エツチング層の所定部分のエツ
チングレートを選択的に高くし、その後、被エツチング
層の表向全面にエツチングを施して、開孔部を設けるよ
うにしているので、開孔部形成後にレジストを除去する
Ｌ程がなくなる。
チングレートを選択的に高くし、その後、被エツチング
層の表向全面にエツチングを施して、開孔部を設けるよ
うにしているので、開孔部形成後にレジストを除去する
Ｌ程がなくなる。
第１Ａ図及び第１Ｂ図はこの発明に係る１で導体装置の
製造方法の一実施例を示す断面上程図である。
製造方法の一実施例を示す断面上程図である。
絶縁膜３上にパターニングされたレンスｌ−４を形成す
るまでのに程は従来と同様である。この場合、絶縁膜３
の厚さを設５］値よりも厚く形成し、でおく。次にパタ
ーニングされたレジスト４をマスクとして、アルミニウ
ムイオン等の不純物１０を絶縁膜３のコンタクトホール
５を形成する部分に注入することにより不純物注入領域
３ａを形成する。この不純物注入領域３ａは結晶構造が
乱され、エツチングレートが他の部分の絶縁膜３よりも
高くなっている。
るまでのに程は従来と同様である。この場合、絶縁膜３
の厚さを設５］値よりも厚く形成し、でおく。次にパタ
ーニングされたレジスト４をマスクとして、アルミニウ
ムイオン等の不純物１０を絶縁膜３のコンタクトホール
５を形成する部分に注入することにより不純物注入領域
３ａを形成する。この不純物注入領域３ａは結晶構造が
乱され、エツチングレートが他の部分の絶縁膜３よりも
高くなっている。
次にレジスト４を除去し、絶縁膜３の表面全面にエツチ
ングを施す。このとき不純物注入領域３ａはエツチング
レートが高いのでより早くエツチングされ、コンタクト
ホール５が形成される。また、絶縁膜３の表面もエツチ
ングされ薄くなるが、絶縁膜３は前述のよ・うに設計値
よりも厚く形成しており、エツチングで除去される厚さ
を考慮してその部分たけ厚くしておけば、エツチング後
に設計値通りの厚さにすることができる。
ングを施す。このとき不純物注入領域３ａはエツチング
レートが高いのでより早くエツチングされ、コンタクト
ホール５が形成される。また、絶縁膜３の表面もエツチ
ングされ薄くなるが、絶縁膜３は前述のよ・うに設計値
よりも厚く形成しており、エツチングで除去される厚さ
を考慮してその部分たけ厚くしておけば、エツチング後
に設計値通りの厚さにすることができる。
このように、絶縁膜３の所定部分に他の領域よりもエツ
チングレートの高い不純物注入領域３ａを形成し、レジ
スト４を除去１７た後に絶縁膜′３の表面全面にエツチ
ングを施すことによりコンタクトホール５を形成するの
で、従来のようにコンタクトホールを形成後にＩノジス
ｌ−４を除去する工程かなくなり、コンタクトポール内
に残渣が生じることがなく、絶縁膜３上に配線層を形成
しても段差が生じず、配線層が断線することはない。
チングレートの高い不純物注入領域３ａを形成し、レジ
スト４を除去１７た後に絶縁膜′３の表面全面にエツチ
ングを施すことによりコンタクトホール５を形成するの
で、従来のようにコンタクトホールを形成後にＩノジス
ｌ−４を除去する工程かなくなり、コンタクトポール内
に残渣が生じることがなく、絶縁膜３上に配線層を形成
しても段差が生じず、配線層が断線することはない。
なお、」二層実施例ではエツチングレートを選択的に高
めるのに不純物注入を用いたが、エツチングレートを選
択的に高められるのであれば不純物注入に限らずいかな
る方法を用いてもよい。
めるのに不純物注入を用いたが、エツチングレートを選
択的に高められるのであれば不純物注入に限らずいかな
る方法を用いてもよい。
また、」二層実施例ではレンスｌ−４をマスクとして不
純物１０を注入し７たが、マスクなしでも絶縁膜３中に
選択的に不純物注入領域３ａを形成できればレジスト４
を用いる・必要はない。
純物１０を注入し７たが、マスクなしでも絶縁膜３中に
選択的に不純物注入領域３ａを形成できればレジスト４
を用いる・必要はない。
さらに上記実施例では被エツチング層と〔７て絶縁膜３
を示したが、これに限定されない。
を示したが、これに限定されない。
以−にのようにこの発明によれば、被エツチング層の所
定部分のエツチングレートを選択的に高くし、その後、
被エツチング層の表面全面にエツチングを施して、開孔
部を設けるようにしているので、開孔部形成後にレジス
トを除去する工程かなくなり、その結果、レジスト残渣
が生じないという効果がある。
定部分のエツチングレートを選択的に高くし、その後、
被エツチング層の表面全面にエツチングを施して、開孔
部を設けるようにしているので、開孔部形成後にレジス
トを除去する工程かなくなり、その結果、レジスト残渣
が生じないという効果がある。
【図面の簡単な説明】
第１Ａ図及び第１Ｂ図はこの発明に係る半導体装置の製
造方法の一実施例を示す断面■−程図、第２Ａ図及び第
２Ｂ図は従来の１６導体装置の製造方法を示す断面−■
−程図である。 図において、３は絶縁膜、３ａは不純物注入領域、５は
コンタクトホール、１０は不純物である。 なお、各図中同一符号は同一または相当部分を示す。
造方法の一実施例を示す断面■−程図、第２Ａ図及び第
２Ｂ図は従来の１６導体装置の製造方法を示す断面−■
−程図である。 図において、３は絶縁膜、３ａは不純物注入領域、５は
コンタクトホール、１０は不純物である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）被エッチング層を準備する工程と、 前記被エッチング層の所定部分のエッチングレートを選
択的に高くする工程と、 前記被エッチング層の表面全面にエッチングを施し、前
記被エッチング層の所定部分を開孔する工程とを備えた
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13301390A JPH0428230A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13301390A JPH0428230A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0428230A true JPH0428230A (ja) | 1992-01-30 |
Family
ID=15094756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13301390A Pending JPH0428230A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0428230A (ja) |
-
1990
- 1990-05-23 JP JP13301390A patent/JPH0428230A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6140035A (ja) | 半導体装置の製造方法 | |
| JPH098131A (ja) | 半導体装置の製造方法 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| KR100361527B1 (ko) | 반도체소자의제조방법 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPH0653160A (ja) | セルフアラインコンタクト形成法 | |
| KR100198632B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0442921A (ja) | 半導体装置の製造方法 | |
| KR0154289B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPS63122125A (ja) | 半導体装置の製造方法 | |
| JPH04130726A (ja) | 集積回路装置の製造方法 | |
| JPH03156956A (ja) | 半導体装置の製造方法 | |
| JPH0152900B2 (ja) | ||
| KR20010045489A (ko) | 금속간절연막 제조방법 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPS6318642A (ja) | 半導体装置の製造方法 | |
| JPH02262321A (ja) | 半導体装置の製造方法 | |
| JPH0350722A (ja) | 半導体装置の製造方法 | |
| JPS6331152A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS6123322A (ja) | 半導体装置の製造方法 | |
| JPS58197853A (ja) | 半導体装置の製造方法 | |
| JPH02153530A (ja) | 半導体装置の製造方法 |