JPH04325876A - パルス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、放電灯点灯回路を制御
するパルス幅変調された出力パルス信号を得るためなど
に使用されるパルス発生装置に関するものである。

【０００２】

【従来の技術】放電灯点灯回路を制御するパルス幅変調
された出力パルス信号を得るために使用されるパルス発
生装置としては、マイクロプロセッサを用い、プログラ
ムによってソフト的に形成される内部カウンタにより所
定のオン，　オフデューティ（所定の　”Ｈ”　区間と
　”Ｌ”　区間）の出力パルス信号を得るようにしたも
のがある。

【０００３】しかしながら、このようなパルス発生装置
では、マイクロプロセッサのマシンサイクルによってオ
ン，　オフデューティの設定精度が規制され、一般的に
マシンサイクルは数μｓｅｃ程度であるので、数μｓｅ
ｃ以下の精度でオン，オフデューティを設定することが
できないという問題があり、放電灯を高周波点灯する放
電灯点灯回路のスイッチング制御用のパルス発生装置と
して用いる場合に問題があった。

【０００４】そこで、出力パルス信号の”　Ｈ”　区間
設定データおよび”　Ｌ”　区間設定データをデータラ
ッチ回路にラッチし、一定周期のクロック信号をカウン
トし上記両区間設定データが交互にセットされるプリセ
ッタブルなカウンタ回路からのリップルキャリー信号を
トグルフリップフロップ回路のトリガクロック信号とし
、上記トグルフリップフロップ回路からパルス幅変調さ
れた出力パルス信号を得るようにして、マイクロプロセ
ッサの内部カウンタを用いて　”Ｈ”　区間および　”
Ｌ”　区間を設定していた場合のように、マイクロプロ
セッサのマシンサイクルにてオン，　オフデューティの
設定精度が規制されることがないようにし、マシンサイ
クルに関係なく　”Ｈ”　区間および　”Ｌ”　区間を
任意に設定することができ、オン，オフデューティの設
定精度を高くすることができるようにしたパルス発生装
置が提案されている。

【０００５】

【発明が解決しようとする課題】ところで、上述のパル
ス発生装置においてはパルス幅変調された出力パルス信
号の１周期以内に新たなデータがマイクロプロセッサか
ら出力されないと、次の周期も前の周期と同じパルス幅
の出力パルス信号が出力されてしまう。従って、マイク
ロプロセッサのマシンサイクルより小さいパルス幅の出
力パルス信号の場合には１周期以内に新たなデータをマ
イクロプロセッサから出力することができず、図１３に
示すように前の周期と同じパルス幅の出力パルス信号が
複数回出力されてしまうことになる。これは言い換える
と、１周期毎にパルス幅を変化させた出力パルス信号を
生成する条件が、マイクロプロセッサの能力に関わって
くる。これに対処するためには、高速なマイクロプロセ
ッサを用いればよいのであるが、それにも限度がある。 例えば、現状の最速のマイクロプロセッサでも４０ＭＨ
ｚクロック前後である。しかも、このようなマイクロプ
ロセッサは高価であるので実用的ではない。

【０００６】本発明は上記の点に鑑みて為されたもので
あり、その目的とするところは、高速にパルス幅を変化
させることができるパルス発生装置を提供することにあ
る。

【０００７】

【課題を解決するための手段】本発明では、上記目的を
達成するために、出力パルス信号の　”Ｈ”　区間設定
データおよび　”Ｌ”　区間設定データをそれぞれ独立
に変化させるパルス幅制御手段から与えられる上記両区
間設定データがセットされ、上記区間設定データをアッ
プカウントあるいはダウンカウントするアップダウンカ
ウンタ回路と、上記パルス幅制御手段によりアップダウ
ンカウンタ回路の最終データが設定され、上記アップダ
ウンカウンタ回路から出力されるカウントデータが最終
データと一致するまでカウントを行わせるデータ比較回
路と、上記アップダウンカウンタ回路のカウントデータ
をラッチするバッファと、このバッファのラッチデータ
が両区間設定データ毎に交互にセットされ一定周期のク
ロック信号でカウントするプリセッタブルなカウンタ回
路と、このカウンタ回路のリップルキャリー信号をトリ
ガクロックとしてパルス幅変調された出力パルス信号を
作成するトグルフリップフロップ回路とを備えている。

【０００８】

【作用】上述のように構成することにより、パルス幅制
御手段がアップダウンカウンタ回路にパルス幅を変化さ
せる場合の初期データをセットし、データ比較回路に最
終データをセットしておけば、アップダウンカウンタ回
路でマイクロプロセッサのマシンサイクルに関係なくア
ップカウントあるいはダウンカウントしてプリセッタブ
ルなカウンタ回路にセットされるデータを更新すること
ができ、高速にパルス幅を変化させることができるよう
にしたものである。

【０００９】

【実施例】図１乃至図１２に本発明の一実施例を示す。 本実施例のパルス発生装置は、出力パルス信号の　”Ｈ
”　区間設定データおよび　”Ｌ”　区間設定データを
それぞれ独立に変化させるパルス幅制御手段から与えら
れる上記両区間設定データがセットされ、上記区間設定
データをアップカウントあるいはダウンカウントするア
ップダウンカウンタ回路１ａと、上記パルス幅制御手段
によりアップダウンカウンタ回路１ａの最終データが設
定され、上記アップダウンカウンタ回路１ａから出力さ
れるカウントデータが最終データと一致するまでカウン
トを行わせるデータ比較回路１ｃと、上記アップダウン
カウンタ回路１１のカウントデータをラッチするバッフ
ァ１ｂと、このバッファ１ｂのラッチデータが両区間設
定データ毎に交互にセットされ一定周期のクロック信号
ＣＬＫでカウントするプリセッタブルなカウンタ回路２
と、上記カウンタ回路２からのリップルキャリー信号Ｒ
ＣＹ１　をトリガクロックとするトグルフリップフロッ
プ回路３とで構成されている。

【００１０】上記パルス幅制御手段はマイクロプロセッ
サで形成され、このマイクロプロセッサから出力される
パルス幅を変化させる場合の初期データとしての　”Ｈ
”　区間設定データ及び　”Ｌ”　区間設定データがア
ップダウンカウンタ回路１ａの入力端子ＩＮ１　〜ＩＮ
１２に入力され、データ比較回路１ｃで作成したタイミ
ング信号によってラッチされる。また、マイクロプロセ
ッサから出力されるパルス幅を変化させる場合の最終デ
ータとしての　”Ｈ”　区間設定データ及び　”Ｌ”　
区間設定データがデータ比較回路１ｃの入力端子Ｉ１　
〜Ｉ１２に入力され、タイミング制御回路４から出力さ
れるタイミング信号によってラッチされる。

【００１１】上記アップダウンカウンタ回路１ａ，バッ
ファ１ｂ及びデータ比較回路１ｃでデータラッチ回路１
が形成され、アップダウンカウンタ回路１ａは図２に示
すように両区間設定データ毎に４ビットのアップダウン
カウンタＵＤＣを３個用いて１２ビット構成としてある
。なお、このアップダウンカウンタＵＤＣとしては図３
に示す構成のものを用いてある。また、バッファ１ｂは
図５に示すようにフリップフロップＳＦＲとトライステ
ートバッファＴＢＵＦとで形成されている。

【００１２】アップダウンカウンタ回路１ａでは、区間
データ設定信号ＨＬが入力されているときに、入力端子
ＩＮ１　〜ＩＮ１２を介して入力されるＤＴ１　〜ＤＴ
１２をラッチ信号ＬＡＴＣＨＡ　，ＬＡＴＣＨＢ　によ
って　”Ｌ”　区間設定データＤＡ１　〜ＤＡ１２、　
”Ｈ”　区間設定データＤＢ１　〜ＤＢ１２としてラッ
チし、データ比較回路１ｃでは、この区間設定データに
続いて入力端子Ｉ１　〜Ｉ１２に入力される区間設定デ
ータをラッチ信号ＬＡＴＣＨＡ　，ＬＡＴＣＨＢ　によ
ってラッチする。また、２次バッファ１ｂでは、データ
比較回路１ｃで作成されたラッチ信号ＬＴＣＨによって
１次バッファ１ａのラッチデータＤＡ１　〜ＤＡ１２、
ＤＢ１　〜ＤＢ１２を取り込んで、イネーブル信号ＥＮ
Ａ　，ＥＮＢ　によって選択された区間設定データＤＡ
１　〜ＤＡ１２あるいはＤＢ１　〜ＤＢ１２をカウンタ
回路２のプリセットデータとして出力する。また、ハー
フクロック制御信号ＨＬＦも一旦ラッチして信号ＨＡＬ
Ｆとして出力している。なお、このハーフクロック制御
とは、マイクロプロセッサのマシンサイクルに関係なく
　”Ｈ”　区間及び　”Ｌ”　区間を任意に設定できる
ようにした制御であり、その詳細な説明は後述する。

【００１３】カウンタ回路２およびトグルフリップフロ
ップ回路３はカウンタ／出力回路５として一体化されて
おり、図６に示すように、４ビットのプリセッタブルカ
ウンタＣＮＴを３個用いて１２ビットのカウンタ回路２
を構成してあり、カウンタ回路２のリップルキャリー信
号ＲＣＹ１　がハーフクロック制御回路６を介してトグ
ルフリップフロップ回路３にトリガクロックとしてのリ
ップルキャリー信号ＲＣＹとして出力されている。

【００１４】トグルフリップフロップ回路３のフリップ
フロップ出力は２個のインバータを介して出力パルス信
号ＯＵＴとして出力され、同時に所定のプリセットデー
タをデータラッチ回路１から読み出すイネーブル信号Ｅ
ＮＡ　，ＥＮＢ　として出力される。ハーフクロック制
御回路６は、ハーフクロック制御信号ＨＡＬＦが　”Ｈ
”　のときに、リップルキャリー信号ＲＣＹ１　の立ち
上がり（トグルフリップフロップ回路の反転タイミング
）　を半クロックだけ右にシフトさせ、クロック信号Ｃ
ＬＫの半クロックの精度（倍精度）　で　”Ｈ”　区間
、　”Ｌ”　区間の設定を可能にしている。　　タイミ
ング制御回路４は、ラッチ信号ＬＡＴＣＨ，ＬＡＴＣＨ
Ａ　，ＬＡＴＣＨＢ　，ＬＴＣＨを発生する図７に示す
ラッチ制御回路４ａと、クリア信号ＣＬＥＡＲ，ロード
信号ＬＯＡＤ，ラッチ信号ＬＴＣＨ１　を発生する図８
に示すカウンタ制御回路４ｂとで形成されており、マイ
クロプロセッサから出力されるクロック信号ＣＬＫ，ス
タート信号ＳＴＡＲＴ，区間データ設定信号ＨＬに基づ
いて所定のタイミング信号を出力し、各回路の動作タイ
ミングを制御する。

【００１５】ところで、この種のパルス発生装置では、
出力パルス信号ＯＵＴに基づいて２相クロック信号ＯＵ
Ｔ１　，ＯＵＴ２　を発生させる２相クロック発生回路
７と、放電灯点灯回路１０のスイッチングを制御する出
力信号として出力パルス信号ＯＵＴを出力するか、２相
クロック信号ＯＵＴ１，ＯＵＴ２　を出力するかを切換
信号ＳＥ／ＨＢにより切り換える出力切換回路８とが設
けられており、シングルエンド型（出力パルス信号ＯＵ
Ｔでスイッチングトランジスタが制御される１石インバ
ータ方式）　あるいはハーフブリッジ型（２相クロック
信号ＯＵＴ１　，ＯＵＴ２　によって直列接続された一
対のスイッチングトランジスタが制御される２石インバ
ータ方式）　の放電灯点灯回路１０のスイッチング制御
信号が得られるようになっている。

【００１６】ここで、２相クロック発生回路７は、クロ
ック信号ＣＬＫをカウントしてノンオーバラップ区間を
設定するプリセッタブルカウンタ回路７ａと、プリセッ
タブルカウンタ回路７ａから出力されるリップルキャリ
ー信号ＲＣＹ２　’に基づいてゲート回路７ｃを制御す
るゲート制御回路７ｂとで形成され、８ビットの設定ス
イッチで設定されるノンオーバッラップ区間設定データ
ＨＢ１　〜ＨＢ８　に基づいてノンオーバラップ区間が
設定された２相クロック信号ＯＵＴ１　，ＯＵＴ２　を
出力するようになっている。

【００１７】以下に、パルス発生装置の全体動作につい
て説明する。なお、以下の説明はアップダウンカウンタ
回路１ａのアップダウンカウントをデータ比較回路１ｃ
により禁止し、単にデータラッチ回路１の１次バッファ
として用いた場合について説明する。なお、この際には
アップダウンカウンタ回路１ａとデータ比較回路１ｃと
に同一の区間設定データをセットすることにより行える
。

【００１８】まず、図１０に示すように、マイクロプロ
セッサから出力されるスタート信号ＳＴＡＲＴが立ち上
がると、システムリセットが行われる。そして、　”Ｌ
”　区間設定データＤＡ１　〜ＤＡ１２が確定すると、
マイクロプロセッサから区間データ設定信号ＨＬが立ち
上がり、ラッチ信号ＬＡＴＣＨＡ　が１パルス出力され
てデータラッチ回路１のアップダウンカウンタ回路１ａ
に　”Ｌ”　区間設定データＤＡ１　〜ＤＡ１２がラッ
チされる。

【００１９】次に、　”Ｈ”　区間設定データＤＢ１　
〜ＤＢ１２が確定すると、区間データ設定信号ＨＬの立
ち下がりでラッチ信号ＬＡＴＣＨＢ　が１パルス出力さ
れて　”Ｈ”　区間設定データＤＢ１　〜ＤＢ１２がデ
ータラッチ回路１のアップダウンカウンタ回路１ａにラ
ッチされる。そして、クリア信号ＣＬＥＡＲが　”Ｌ”
　になり、ラッチ信号ＬＴＣＨが１パルス出力され、両
区間設定データＤＡ１　〜ＤＡ１２、ＤＢ１　〜ＤＢ１
２は２次バッファ１ｂにラッチされる。このとき、イネ
ーブル信号ＥＮＡ　が”Ｈ”　となっているので、バッ
ファ１ｂから　”Ｌ”　区間設定データＤＡ１　〜ＤＡ
１２が読み出され、カウンタ回路２にプリセットデータ
をセットするロード信号ＬＯＡＤが出力されたとき、カ
ウンタ回路２に　”Ｌ”　区間設定データＤＡ１　〜Ｄ
Ａ１２がセットされる。この状態でカウンタ回路２によ
るクロック信号ＣＬＫのカウントが開始され、カウンタ
回路２の出力Ｑ１　〜Ｑ１２が総て　”Ｈ”　になると
、リップルキャリー信号ＲＣＹ１　が出力される。この
リップルキャリー信号ＲＣＹ１　によってイネーブル信
号ＥＮＢ　が　”Ｈ”　になり、同時に出力パルス信号
ＯＵＴも　”Ｈ”　になる。すると、”Ｈ”　区間設定
データＤＢ１　〜ＤＢ１２がカウンタ回路２にプリセッ
トされ、クロック信号ＣＬＫのカウントが開始され、リ
ップルキャリー信号ＲＣＹ１　が得られると、出力パル
ス信号が　”Ｌ”　になるとともにイネーブル信号ＥＮ
Ａ　が　”Ｈ”　になり、上述の動作を繰り返す。した
がって、両区間設定データＤＡ１　〜ＤＡ１２、ＤＢ１
　〜ＤＢ１２に基づいて出力パルス信号ＯＵＴの　”Ｌ
”　区間および　”Ｈ”　区間が任意に（１２ビットの
範囲で）　設定でき、オン，　オフデューティを設定で
きることになる。なお、オン，　オフデューティを変更
する場合には、　”Ｌ”　区間設定データＤＡ１　〜Ｄ
Ａ１２をセットした後、区間データ設定信号ＨＬを”Ｈ
”　にし、”Ｈ”　区間設定データＤＢ１　〜ＤＢ１２
をセットした後、区間データ設定信号ＨＬを　”Ｌ”　
にすれば良い。

【００２０】例えば、図１０に示すように、クロック信
号ＣＬＫの周波数を１６ＭＨｚ（周期６２．　５ｎｓｅ
ｃ）　とし、　”Ｈ”　区間を１６１パルス、　”Ｌ”
　区間を１６４パルスに設定する場合には、　”Ｈ”　
区間設定データＤＡ１　〜ＤＡ１２の８ビット目および
６ビット目を”　１”　に設定し、　”Ｌ”　区間設定
データＤＢ１　〜ＤＢ１２の８ビット目、６ビット目、
２ビット目、１ビット目を　”１”　に設定すれば良い
ことになる。この場合、出力パルス信号ＯＵＴの周期は
、クロック信号ＣＬＫの３２５パルス分となって２０．
　２μｓｅｃ　であり、周波数４９．　２ｋＨｚとなる
。また、　”Ｈ”　区間あるいは　”Ｌ”　区間の幅を
１パルス分（６２．　５ｎｓｅｃ）　だけ広くすると、
周期はクロック信号ＣＬＫの３２６パルス分となり、周
波数は４９．　１ｋＨｚになる。したがって、出力パル
ス信号ＯＵＴの　”Ｈ”　区間あるいは　”Ｌ”　区間
を６２．　５ｎｓｅｃ刻みで設定できるとともに、０．
１ｋＨｚ刻みで周波数を制御できることになり、パルス
発生装置のスイッチング制御信号として用いた場合にお
いて、きめ細かな点灯制御が行えることになる。なお、
カウンタ回路２にてカウントされるクロック信号ＣＬＫ
の周波数を高くすれば、設定精度をより高くできること
は言うまでもない。

【００２１】次に、図１１に基づいてハーフクロック制
御について説明する。いま、ハーフクロック制御信号Ｈ
ＡＬＦが　”Ｌ”の場合には、リップルキャリー信号Ｒ
ＣＹ１　はそのままトグルフリップフロップ回路３のト
リガクロックとなり、図１１（ｂ）に示すように、トリ
ガクロックとしてのリップルキャリー信号ＲＣＹの立ち
上がりに同期して出力パルス信号ＯＵＴの反転が行われ
る。

【００２２】一方、ハーフクロック制御信号ＨＡＬＦが
　”Ｈ”　になると、図１１（ａ）に示すように、リッ
プルキャリー信号ＲＣＹ１　の立ち上がりが半クロック
だけ右にシフトし、このシフトされたリップルキャリー
信号ＲＣＹがトグルフリップフロップ回路３のトリガク
ロックとなって出力パルス信号ＯＵＴの反転動作が行わ
れる。 したがって、ハーフクロック制御信号ＨＬＦが　”Ｈ”
　の場合、　”Ｈ”　区間あるいは　”Ｌ”　区間を、
区間設定データＤＡ１　〜ＤＡ１２，ＤＢ１　〜ＤＢ１
２にて設定される図１１（ｂ）の場合に比べてクロック
信号ＣＬＫの半クロック分だけ広くでき、クロック信号
ＣＬＫの周波数を高くすることなく、　”Ｈ”　区間お
よび　”Ｌ”区間の設定精度を倍にすることができる。

【００２３】２相クロック発生回路７は次のように動作
する。つまり、この２相クロック発生回路７では、ノン
オーバッラップ区間設定データＨＢ１　〜ＨＢ８　がプ
リセットされたプリセッタブルカウンタ回路７ａにてク
ロック信号ＣＬＫをカウントしてノンオーバラップ区間
を設定するようになっており、図１２に示すように、プ
リセッタブルカウンタ回路７ａから出力されるリップル
キャリー信号ＲＣＹ２’に基づいてゲート回路７ｃを制
御するゲート制御信号が形成され、このゲート制御信号
にて制御されるゲート回路７ｃによって出力パルス信号
ＯＵＴにノンオーバラップ区間を付与した２相クロック
信号ＯＵＴ１　，ＯＵＴ２　が形成される。

【００２４】上述のようにして発生された出力パルス信
号ＯＵＴおよび２相クロック信号ＯＵＴ１　，ＯＵＴ２
　は、出力切換回路８を介して出力され、切換信号ＳＥ
／ＨＢが”Ｈ”　のとき、出力パルス信号ＯＵＴが出力
され、切換信号ＳＥ／ＨＢが　”Ｌ”のとき、２相クロ
ック信号ＯＵＴ１　，ＯＵＴ２　が出力される。したが
って、切換信号ＳＥ／ＨＢを適当に設定することにより
、シングルエンド型あるいはハーフブリッジ型の放電灯
点灯回路１０に対応できるパルス発生装置が得られるこ
とになる。

【００２５】以下に、出力パルス信号のパルス幅を変化
させる際の動作について説明する。このように出力パル
ス信号のパルス幅を変化させる場合には、マイクロプロ
セッサがアップダウンカウンタ回路１ａにパルス幅を変
化させる場合の初期データをセットし、データ比較回路
１ｃにパルス幅を変化させる場合の最終データをセット
する。ここで、データ比較回路１ｃに最終データとして
の区間設定データが設定されたときには、この設定デー
タがアップダウンカウンタ回路１ａに設定されたデータ
と一致するかどうかを比較して判断し、不一致の場合に
はデータ比較回路１ｃからアップダウンカウンタ回路１
ａにアップカウントあるいはダウンカウントさせるため
のアップダウン信号ＤＮＵＰ１　，ＤＮＵＰ２　を与え
ることにより、アップダウンカウンタ回路１ａを初期デ
ータからインクリメントあるいはディクリメントさせる
という動作を、アップダウンカウンタ回路１ａの出力デ
ータが設定データに一致するまで行う。

【００２６】このようにしてアップダウンカウンタ回路
１ａでアップカウントあるいはダウンカウントが行われ
ているとき、バッファ１ｂにはインクリメントあるいは
ディリメントされる毎に、新たなデータがラッチされ、
このデータはイネーブル信号ＥＮＡ　，ＥＮＢ　が　”
Ｈ”　となり、ロード信号ＬＯＡＤがカウンタ回路２に
入力される毎にカウンタ回路２にセットされ、以降は上
述したと同様にしてアップダウンカウンタ回路１ａの出
力データが設定データに一致するまで、連続的に異なる
データをカウンタ回路２がカウントする。なお、データ
比較回路１ｃはカウンタ回路２でデータが更新されるこ
とに同期してアップダウンカウンタ回路１ａのアップカ
ウントあるいはダウンカウントの制御を行っている。従
って、トグルフリップフロップ回路３からは図４に示す
ように連続的にパルス幅が変化する出力パルス信号が得
られる。 なお、この図４の場合には　”Ｌ”　区間設定データは
固定して　”Ｈ”　区間設定データだけを可変した場合
を示し、初期データが　”１”　で最終データが　”５
”　の場合を示す。このようにマイクロプロセッサがア
ップダウンカウンタ回路１ａにパルス幅を変化させる場
合の初期データをセットし、データ比較回路１ｃに最終
データをセットすれば、アップダウンカウンタ回路１ａ
でマイクロプロセッサのマシンサイクルに関係なくアッ
プカウントあるいはダウンカウントしてプリセッタブル
なカウンタ回路２にセットされるデータを更新すること
ができ、高速にパルス幅を変化させることができる。そ
して、上記アップダウンカウンタ回路１ａの出力データ
が一致した場合にはそこで上記動作は終了し、上述した
アップダウンカウンタ回路１ａを１次バッファとして使
用する通常の動作に戻る。本実施例は、放電灯を全点灯
、全消灯あるいは所定の調光点灯状態に切り換える際の
過渡的な段階における放電灯の点灯制御に用いることが
できる。

【００２７】

【発明の効果】本発明は上述のように、出力パルス信号
の　”Ｈ”　区間設定データおよび　”Ｌ”区間設定デ
ータをそれぞれ独立に変化させるパルス幅制御手段から
与えられる上記両区間設定データがセットされ、上記区
間設定データをアップカウントあるいはダウンカウント
するアップダウンカウンタ回路と、上記パルス幅制御手
段によりアップダウンカウンタ回路の最終データが設定
され、上記アップダウンカウンタ回路から出力されるカ
ウントデータが最終データと一致するまでカウントを行
わせるデータ比較回路と、上記アップダウンカウンタ回
路のカウントデータをラッチするバッファと、このバッ
ファのラッチデータが両区間設定データ毎に交互にセッ
トされ一定周期のクロック信号でカウントするプリセッ
タブルなカウンタ回路と、このカウンタ回路のリップル
キャリー信号をトリガクロックとしてパルス幅変調され
た出力パルス信号を作成するトグルフリップフロップ回
路とを備えているので、パルス幅制御手段がアップダウ
ンカウンタ回路にパルス幅を変化させる場合の初期デー
タをセットし、データ比較回路に最終データをセットし
ておけば、アップダウンカウンタ回路でマイクロプロセ
ッサのマシンサイクルに関係なくアップカウントあるい
はダウンカウントしてプリセッタブルなカウンタ回路に
セットされるデータを更新することができ、高速にパル
ス幅を変化させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例の全体構成を示すブロック図
である。

【図２】（ａ）はアップダウンカウンタ回路の回路図で
ある。 （ｂ）同上に用いられる４ビットアップダウンカウンタ
の端子配列を示す説明図である。

【図３】同上を構成する４ビットアップダウンカウンタ
の回路図である。

【図４】主要動作の説明図である。

【図５】（ａ）はバッファの回路図である。 （ｂ）は同上に用いられるフリップフロップの端子配列
の説明図である。

【図６】（ａ）はカウンタ／出力回路の回路図である。 （ｂ）は同上に用いられるカウンタの端子配列を示す説
明図である。 （ｃ）は同上に用いられるフリップフロップの端子配列
の説明図である。

【図７】ラッチ制御回路の回路図である。

【図８】カウンタ制御回路の回路図である。

【図９】（ａ）は２相クロック発生回路の回路図である
。 （ｂ）は同上に用いられるカウンタの端子配列を示す説
明図である。 （ｃ）は同上に用いられるフリップフロップの端子配列
の説明図である。

【図１０】同上の全体動作の説明図である。

【図１１】ハーフクロック制御の動作説明図である。

【図１２】２相クロック発生回路の動作説明図である。

【図１３】従来の問題点の説明図である。

【符号の説明】

１ａ　　アップダウンカウンタ回路 １ｂ　　バッファ １ｃ　　データ比較回路 ２　　カウンタ回路 ３　　トグルフリップフロップ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　出力パルス信号の　”Ｈ”　区間設定
   データおよび　”Ｌ”　区間設定データをそれぞれ独立
   に変化させるパルス幅制御手段から与えられる上記両区
   間設定データがセットされ、上記区間設定データをアッ
   プカウントあるいはダウンカウントするアップダウンカ
   ウンタ回路と、上記パルス幅制御手段によりアップダウ
   ンカウンタ回路の最終データが設定され、上記アップダ
   ウンカウンタ回路から出力されるカウントデータが最終
   データと一致するまでカウントを行わせるデータ比較回
   路と、上記アップダウンカウンタ回路のカウントデータ
   をラッチするバッファと、このバッファのラッチデータ
   が両区間設定データ毎に交互にセットされ一定周期のク
   ロック信号でカウントするプリセッタブルなカウンタ回
   路と、このカウンタ回路のリップルキャリー信号をトリ
   ガクロックとしてパルス幅変調された出力パルス信号を
   作成するトグルフリップフロップ回路とを備えて成るこ
   とを特徴とするパルス発生装置。