JPH04330590A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH04330590A JPH04330590A JP3095188A JP9518891A JPH04330590A JP H04330590 A JPH04330590 A JP H04330590A JP 3095188 A JP3095188 A JP 3095188A JP 9518891 A JP9518891 A JP 9518891A JP H04330590 A JPH04330590 A JP H04330590A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage area
- data storage
- microcomputer
- applications
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、各種アプリケーショ
ンに対応するプログラムを実行し、その結果を格納する
ＩＣカードに関するものである。
ンに対応するプログラムを実行し、その結果を格納する
ＩＣカードに関するものである。
【０００２】
【従来の技術】従来例について説明する。図４は、従来
のＩＣカードを示す機能ブロック図である。図４におい
て、１は外部装置と接続されるＶＣＣ端子、２は接地（
ＧＮＤ）端子、３は外部装置と接続されるリセット端子
、４は同じくクロック端子、５は同じくＩ／Ｏ端子であ
る。 ６はＩ／Ｏ端子５に接続されている入出力制御回路、７
はＣＰＵ、８はＲＯＭ、９はＲＡＭであり、これらはバ
ス１０を介して互いに接続されている。１１は入出力制
御回路６からバス１０までによって構成されているマイ
コンである。１２はバス１０を介して入出力制御回路６
、ＣＰＵ７、ＲＯＭ８及びＲＡＭ９に接続されているデ
ータメモリ（不揮発性メモリ）としてのＥＥＰＲＯＭで
ある。
のＩＣカードを示す機能ブロック図である。図４におい
て、１は外部装置と接続されるＶＣＣ端子、２は接地（
ＧＮＤ）端子、３は外部装置と接続されるリセット端子
、４は同じくクロック端子、５は同じくＩ／Ｏ端子であ
る。 ６はＩ／Ｏ端子５に接続されている入出力制御回路、７
はＣＰＵ、８はＲＯＭ、９はＲＡＭであり、これらはバ
ス１０を介して互いに接続されている。１１は入出力制
御回路６からバス１０までによって構成されているマイ
コンである。１２はバス１０を介して入出力制御回路６
、ＣＰＵ７、ＲＯＭ８及びＲＡＭ９に接続されているデ
ータメモリ（不揮発性メモリ）としてのＥＥＰＲＯＭで
ある。
【０００３】次に、上述した従来例の動作を図４を参照
しながら説明する。従来のＩＣカードは、ＶＣＣ端子１
、ＧＮＤ端子２、リセット端子３、クロック端子３及び
Ｉ／Ｏ端子５の５つの端子を介して外部装置と接続され
、外部装置からのデータが、Ｉ／Ｏ端子５を介してシリ
アルデータとして入力される。入力されたデータは、入
出力制御装置６においてシリアル／パラレル変換され、
パラレルデータとして入出力制御回路６からバス１０を
介してＣＰＵ７に取り込まれる。ＣＰＵ７は、ＲＯＭ８
に格納されているユーザプログラムにしたがってデータ
処理を行い、一時的に記憶の必要なデータをＲＡＭ９に
格納し、また、データ処理の結果など常時格納が必要な
データをポート（図示しない）を介してデータメモリと
してのＥＥＰＲＯＭ１２に格納する。外部装置へ出力さ
れるデータはパラレル／シリアル変換され、シリアルデ
ータとしてＩ／Ｏ端子５を介して外部へ転送される。
しながら説明する。従来のＩＣカードは、ＶＣＣ端子１
、ＧＮＤ端子２、リセット端子３、クロック端子３及び
Ｉ／Ｏ端子５の５つの端子を介して外部装置と接続され
、外部装置からのデータが、Ｉ／Ｏ端子５を介してシリ
アルデータとして入力される。入力されたデータは、入
出力制御装置６においてシリアル／パラレル変換され、
パラレルデータとして入出力制御回路６からバス１０を
介してＣＰＵ７に取り込まれる。ＣＰＵ７は、ＲＯＭ８
に格納されているユーザプログラムにしたがってデータ
処理を行い、一時的に記憶の必要なデータをＲＡＭ９に
格納し、また、データ処理の結果など常時格納が必要な
データをポート（図示しない）を介してデータメモリと
してのＥＥＰＲＯＭ１２に格納する。外部装置へ出力さ
れるデータはパラレル／シリアル変換され、シリアルデ
ータとしてＩ／Ｏ端子５を介して外部へ転送される。
【０００４】なお、ここでは、マイコン１１とＥＥＰＲ
ＯＭ１２の２つのチップが実装されているＩＣカードに
ついて説明したが、マイコン１１内部にＥＥＰＲＭ１２
を内蔵するＥＥＰＲＯＭ内蔵マイコンが開発され、これ
が実装されるワンチップ化が進められている。
ＯＭ１２の２つのチップが実装されているＩＣカードに
ついて説明したが、マイコン１１内部にＥＥＰＲＭ１２
を内蔵するＥＥＰＲＯＭ内蔵マイコンが開発され、これ
が実装されるワンチップ化が進められている。
【０００５】
【発明が解決しようとする課題】最近、ＩＣカードの利
用拡大のために、多種のアプリケーションへ対応できる
ＩＣカードの要求が高まっている。そのためには、大容
量データメモリをもつＩＣカードが必要である。また一
方では、ＥＥＰＲＯＭ内蔵マイコンが実装されるワンチ
ップ化が進んでいる。しかし、上述したような従来のＩ
Ｃカードでは、データメモリとしてのＥＥＰＲＯＭは小
容量であり、データ格納領域が小さいので、多種のアプ
リケーションに対応することができないという問題点が
あった。また、従来のワンチップ化されたＩＣカードで
は、チップ割れなどが発生した場合には、ＥＥＰＲＯＭ
上のデータが全て無効になってしまうという問題点もあ
った。
用拡大のために、多種のアプリケーションへ対応できる
ＩＣカードの要求が高まっている。そのためには、大容
量データメモリをもつＩＣカードが必要である。また一
方では、ＥＥＰＲＯＭ内蔵マイコンが実装されるワンチ
ップ化が進んでいる。しかし、上述したような従来のＩ
Ｃカードでは、データメモリとしてのＥＥＰＲＯＭは小
容量であり、データ格納領域が小さいので、多種のアプ
リケーションに対応することができないという問題点が
あった。また、従来のワンチップ化されたＩＣカードで
は、チップ割れなどが発生した場合には、ＥＥＰＲＯＭ
上のデータが全て無効になってしまうという問題点もあ
った。
【０００６】この発明は、このような問題点を解決する
ためになされたもので、データ格納領域を拡大して多種
のアプリケーションに対応できるとともに、チップ割れ
などからデータを保護することができるＩＣカードを得
ることを目的とする。
ためになされたもので、データ格納領域を拡大して多種
のアプリケーションに対応できるとともに、チップ割れ
などからデータを保護することができるＩＣカードを得
ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るＩＣカー
ドは、次に掲げる手段を備えたものである。 ［１］ 多種のアプリケーションに対応するプログラ
ムを実行するマイコン。 ［２］ このマイコンからのデータが上記アプリケー
ションごとにデータ格納領域に格納され、上記マイコン
からの重要データがそれぞれの重要データ格納領域に格
納される複数のデータメモリ。
ドは、次に掲げる手段を備えたものである。 ［１］ 多種のアプリケーションに対応するプログラ
ムを実行するマイコン。 ［２］ このマイコンからのデータが上記アプリケー
ションごとにデータ格納領域に格納され、上記マイコン
からの重要データがそれぞれの重要データ格納領域に格
納される複数のデータメモリ。
【０００８】
【作用】この発明においては、マイコンによって多種の
アプリケーションに対応するプログラムが実行される。 また、複数のデータメモリによって、マイコンからのデ
ータがアプリケーションごとにデータ格納領域に格納さ
れる。さらに、複数のデータメモリによって、マイコン
からの重要データがそれぞれの重要データ格納領域に格
納される。
アプリケーションに対応するプログラムが実行される。 また、複数のデータメモリによって、マイコンからのデ
ータがアプリケーションごとにデータ格納領域に格納さ
れる。さらに、複数のデータメモリによって、マイコン
からの重要データがそれぞれの重要データ格納領域に格
納される。
【０００９】
実施例１．この発明の実施例１について説明する。図１
は、この発明の実施例１を示す機能ブロック図である。 図１において、１〜７、９及び１０は従来例のものと同
じであり、８Ａは共有バス１０と接続されているＲＯＭ
、１１Ａはマイコン、１２Ａ及び１２Ｂはデータメモリ
としてのＥＥＰＲＯＭ、１３はマイコン１１Ａ内におい
てバス１０と接続され、ＥＥＰＲＯＭ１２Ａ及び１２Ｂ
と接続されているポートである。
は、この発明の実施例１を示す機能ブロック図である。 図１において、１〜７、９及び１０は従来例のものと同
じであり、８Ａは共有バス１０と接続されているＲＯＭ
、１１Ａはマイコン、１２Ａ及び１２Ｂはデータメモリ
としてのＥＥＰＲＯＭ、１３はマイコン１１Ａ内におい
てバス１０と接続され、ＥＥＰＲＯＭ１２Ａ及び１２Ｂ
と接続されているポートである。
【００１０】次に、上述した実施例１の動作について図
１を参照しながら説明する。マイコン１１ＡとＥＥＰＲ
ＯＭ１２Ａ及び１２Ｂとの間では、ポート１３を介して
アドレス番地、データ及び制御信号の授受が行われる。 マイコン１１Ａに接続されるデータメモリ、即ちＥＥＰ
ＲＯＭ１２Ａ及び１２Ｂのデータ格納領域は、マイコン
１１Ａ内部のＲＯＭ８Ａに格納されている処理プログラ
ムによって分割される。分割によって得られた各データ
格納領域に、それぞれ多種のアプリケーションに対応し
たデータが記憶される。
１を参照しながら説明する。マイコン１１ＡとＥＥＰＲ
ＯＭ１２Ａ及び１２Ｂとの間では、ポート１３を介して
アドレス番地、データ及び制御信号の授受が行われる。 マイコン１１Ａに接続されるデータメモリ、即ちＥＥＰ
ＲＯＭ１２Ａ及び１２Ｂのデータ格納領域は、マイコン
１１Ａ内部のＲＯＭ８Ａに格納されている処理プログラ
ムによって分割される。分割によって得られた各データ
格納領域に、それぞれ多種のアプリケーションに対応し
たデータが記憶される。
【００１１】ここで、データメモリのデータ格納領域が
６分割された場合について説明する。図２は、データ格
納領域が６分割されていてるデータメモリのメモリマッ
プ図である。同図（ａ）はデータ格納領域が３分割され
ているＥＥＰＲＯＭ１２Ａのメモリマップ図であり、ア
プリケ−ション（１）のデータ格納領域１４、アプリケ
ーション（２）のデータ格納領域１５、アプリケーショ
ン（３）のデータ格納領域１６及び重要データ格納領域
１７から成る。同図（ｂ）はデータ格納領域が３分割さ
れているＥＥＰＲＯＭ１２Ｂのメモリマップ図であり、
アプリケ−ション（４）のデータ格納領域１８、アプリ
ケーション（５）のデータ格納領域１９、アプリケーシ
ョン（６）のデータ格納領域２０及び重要データ格納領
域２１から成る。ＥＥＰＲＯＭ１２Ａはアプリケーショ
ン（１）、（２）及び（３）に対応でき、またＥＥＰＲ
ＯＭ１２Ｂはアプリケーション（４）、（５）及び（６
）に対応でき、したがって６種類のアプリケーションに
対応することができる。
６分割された場合について説明する。図２は、データ格
納領域が６分割されていてるデータメモリのメモリマッ
プ図である。同図（ａ）はデータ格納領域が３分割され
ているＥＥＰＲＯＭ１２Ａのメモリマップ図であり、ア
プリケ−ション（１）のデータ格納領域１４、アプリケ
ーション（２）のデータ格納領域１５、アプリケーショ
ン（３）のデータ格納領域１６及び重要データ格納領域
１７から成る。同図（ｂ）はデータ格納領域が３分割さ
れているＥＥＰＲＯＭ１２Ｂのメモリマップ図であり、
アプリケ−ション（４）のデータ格納領域１８、アプリ
ケーション（５）のデータ格納領域１９、アプリケーシ
ョン（６）のデータ格納領域２０及び重要データ格納領
域２１から成る。ＥＥＰＲＯＭ１２Ａはアプリケーショ
ン（１）、（２）及び（３）に対応でき、またＥＥＰＲ
ＯＭ１２Ｂはアプリケーション（４）、（５）及び（６
）に対応でき、したがって６種類のアプリケーションに
対応することができる。
【００１２】例えば、アプリケーション（２）のプログ
ラム実行中、データメモリにデータを格納する必要が発
生した場合に、ＣＰＵ７は、ポート１３を介してＥＥＰ
ＲＯＭ１２Ａのアプロケーション（２）のデータ格納領
域１５の所定アドレスを指定し、データを格納する。ま
た、アプリケーション（６）のプログラム実行中、デー
タメモリからデータの読み出しを行う場合、ＣＰＵ７は
、ポート１３を介してＥＥＰＲＯＭ１２Ｂのアプリケー
ション（６）のデータ格納領域２０の所定アドレスから
データの読み出しを行う。
ラム実行中、データメモリにデータを格納する必要が発
生した場合に、ＣＰＵ７は、ポート１３を介してＥＥＰ
ＲＯＭ１２Ａのアプロケーション（２）のデータ格納領
域１５の所定アドレスを指定し、データを格納する。ま
た、アプリケーション（６）のプログラム実行中、デー
タメモリからデータの読み出しを行う場合、ＣＰＵ７は
、ポート１３を介してＥＥＰＲＯＭ１２Ｂのアプリケー
ション（６）のデータ格納領域２０の所定アドレスから
データの読み出しを行う。
【００１３】次に、重要データを格納する場合について
説明する。ＥＥＰＲＯＭ１２Ａ及び１２Ｂのデータ格納
領域が分割される際には、それぞれ重要データ格納領域
１７及び２１が設けられる。データ処理中、重要データ
と判断されたデータを格納する必要が発生した場合には
、ＣＰＵ７は、ポート１３を介してＥＥＰＲＯＭ１２Ａ
の重要データ格納領域１７及びＥＥＰＲＯＭ１２Ｂの重
要データ格納領域２１の両方にこのデータを書き込む。 以上説明したように、実施例１では、ＥＥＰＲＯＭ１２
Ａ及び１２Ｂを備えてデータ格納領域を拡大したことに
よって、多種のアプリケーションに対応することができ
る。また、実施例１では、ＥＥＰＲＯＭ１２Ａ及１２Ｂ
に重要データ格納領域を設け、それぞれに同じ重要デー
タを格納することによって、ＥＥＰＲＯＭ１２ＡとＥＥ
ＰＲＯＭ１２Ｂのどちらかにチップ割れなどが発生して
も、重要データの消失を防ぐことができる。
説明する。ＥＥＰＲＯＭ１２Ａ及び１２Ｂのデータ格納
領域が分割される際には、それぞれ重要データ格納領域
１７及び２１が設けられる。データ処理中、重要データ
と判断されたデータを格納する必要が発生した場合には
、ＣＰＵ７は、ポート１３を介してＥＥＰＲＯＭ１２Ａ
の重要データ格納領域１７及びＥＥＰＲＯＭ１２Ｂの重
要データ格納領域２１の両方にこのデータを書き込む。 以上説明したように、実施例１では、ＥＥＰＲＯＭ１２
Ａ及び１２Ｂを備えてデータ格納領域を拡大したことに
よって、多種のアプリケーションに対応することができ
る。また、実施例１では、ＥＥＰＲＯＭ１２Ａ及１２Ｂ
に重要データ格納領域を設け、それぞれに同じ重要デー
タを格納することによって、ＥＥＰＲＯＭ１２ＡとＥＥ
ＰＲＯＭ１２Ｂのどちらかにチップ割れなどが発生して
も、重要データの消失を防ぐことができる。
【００１４】実施例２．この発明の実施例２について説
明する。図３はＥＥＰＲＯＭ内蔵マイコンが実装されて
いるＩＣカードを示す機能ブロック図である。図３にお
いて、１〜１０は実施例１と同じであり、１１Ｂは内部
でＥＥＰＲＯＭ１２Ａがバス１０と接続されているＥＥ
ＰＲＯＭ内蔵マイコンである。ＥＥＰＲＯＭ１２Ｂは、
マイコン１１Ｂ内部のポート１３を介してバス１０と接
続されている。このような場合も実施例１と同様の効果
を奏する。
明する。図３はＥＥＰＲＯＭ内蔵マイコンが実装されて
いるＩＣカードを示す機能ブロック図である。図３にお
いて、１〜１０は実施例１と同じであり、１１Ｂは内部
でＥＥＰＲＯＭ１２Ａがバス１０と接続されているＥＥ
ＰＲＯＭ内蔵マイコンである。ＥＥＰＲＯＭ１２Ｂは、
マイコン１１Ｂ内部のポート１３を介してバス１０と接
続されている。このような場合も実施例１と同様の効果
を奏する。
【００１５】実施例３．ポート１３に空があれば、さら
にＥＥＰＲＯＭを実装し、データ格納領域をより拡大す
ることができる。
にＥＥＰＲＯＭを実装し、データ格納領域をより拡大す
ることができる。
【００１６】
【発明の効果】この発明は、以上説明したとおり、多種
のアプリケーションに対応するプログラムを実行するマ
イコンと、このマイコンからのデータがアプリケーショ
ンごとにデータ格納領域に格納され、上記マイコンから
の重要データがそれぞれの重要データ格納領域に格納さ
れる複数のデータメモリとを備えたことによって、デー
タ格納領域が拡大され、多種のアプリケーションに対応
でき、また、チップ割れなどに対する重要データの信頼
性を高めることができるという効果がある。
のアプリケーションに対応するプログラムを実行するマ
イコンと、このマイコンからのデータがアプリケーショ
ンごとにデータ格納領域に格納され、上記マイコンから
の重要データがそれぞれの重要データ格納領域に格納さ
れる複数のデータメモリとを備えたことによって、デー
タ格納領域が拡大され、多種のアプリケーションに対応
でき、また、チップ割れなどに対する重要データの信頼
性を高めることができるという効果がある。
【図１】この発明の実施例１を示す機能ブロック図であ
る。
る。
【図２】この発明の実施例１のＥＥＰＲＯＭのメモリマ
ップ図である。
ップ図である。
【図３】この発明の実施例２を示す機能ブロック図であ
る。
る。
【図４】従来のＩＣカードを示す機能ブロック図である
。
。
１１Ａ、１１Ｂ マイコン
１２Ａ、１２Ｂ ＥＥＰＲＯＭ
Claims (1)
- 【請求項１】 多種のアプリケーションに対応するプ
ログラムを実行するマイコン、及び、このマイコンから
のデータが上記アプリケーションごとにデータ格納領域
に格納され、上記マイコンからの重要データがそれぞれ
の重要データ格納領域に格納される複数のデータメモリ
を備えたことを特徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3095188A JPH04330590A (ja) | 1991-04-25 | 1991-04-25 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3095188A JPH04330590A (ja) | 1991-04-25 | 1991-04-25 | Ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04330590A true JPH04330590A (ja) | 1992-11-18 |
Family
ID=14130782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3095188A Pending JPH04330590A (ja) | 1991-04-25 | 1991-04-25 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04330590A (ja) |
-
1991
- 1991-04-25 JP JP3095188A patent/JPH04330590A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100867900B1 (ko) | 내장 ｎａｎｄ 플래시 컨트롤러를 구비한 ｓｄｒａｍ메모리 디바이스 | |
| EP0337463B1 (en) | Emulation system capable of complying with microcomputers having different on-chip memory capacities | |
| JP2513462B2 (ja) | マイクロ・コンピユ−タ | |
| JPH04330590A (ja) | Ｉｃカード | |
| JP3032207B2 (ja) | マイクロ・コンピュータ | |
| JPS62192100A (ja) | ダイナミツク形半導体記憶装置 | |
| US5222232A (en) | Apparatus and method for monitoring prom access in a microcomputer | |
| JPS58158759A (ja) | 情報処理装置 | |
| JPS614242A (ja) | 半導体集積回路装置 | |
| JPS6014435B2 (ja) | 記憶装置 | |
| JP3449749B2 (ja) | 情報処理装置 | |
| EP0755000A2 (en) | Microcomputer and address generation method | |
| JPS6243789A (ja) | Ｉｃカ−ドの試験方法 | |
| JPS63159966A (ja) | シングルチツプマイクロコンピユ−タ | |
| KR930009061B1 (ko) | 메모리 억세스 장치 | |
| JP2581484B2 (ja) | データ処理システム | |
| JP2819329B2 (ja) | プログラム記憶装置 | |
| JPS6393059A (ja) | メモリカ−ド | |
| JPH01209535A (ja) | マイクロコンピュータ・エミュレータ | |
| JPH03211641A (ja) | メモリ装置のアドレス指定方法 | |
| JPS59114657A (ja) | マイクロコンピユ−タのメモリ用インタ−フエイス回路 | |
| JPH0789439B2 (ja) | 半導体集積回路装置 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPH0741639U (ja) | アドレスデコーダ | |
| JPS63115252A (ja) | マイコンの構成法 |