JPH0439084B2 - - Google Patents
Info
- Publication number
- JPH0439084B2 JPH0439084B2 JP57185471A JP18547182A JPH0439084B2 JP H0439084 B2 JPH0439084 B2 JP H0439084B2 JP 57185471 A JP57185471 A JP 57185471A JP 18547182 A JP18547182 A JP 18547182A JP H0439084 B2 JPH0439084 B2 JP H0439084B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- drum
- numerical range
- memory
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1159—Image table, memory
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15048—Microprocessor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15049—Timer, counter, clock-calendar, flip-flop as peripheral
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
(1) 発明の分野
この発明は、継電器ラダー図式で代表されるス
キヤニング式のプログラマブル・コントローラに
関し、特に、ドラム型シーケンサと同じ機能を簡
単に実現できるようにしたものに関する。
キヤニング式のプログラマブル・コントローラに
関し、特に、ドラム型シーケンサと同じ機能を簡
単に実現できるようにしたものに関する。
(2) 従来技術とその問題点
従来の継電器ラダー図式等の一般的なプログラ
マブル・コントローラにおいて、ドラム型シーケ
ンサ（回転するドラムの周囲に動作する、しな
い、に対応したカムを設け、このカムによつてマ
イクロスイツチを作動させるようになつていて、
歩進信号によつてドラムが一定の回転角度だけ進
むにつれて次々に新しい動作信号が取出せる）と
同じ制御機能を実現するには、周知のように、シ
フトレジスタ命令、ステツピングスイツチ命令、
カウンタ命令とデータ比較命令の組合せ等を使つ
てプログラミングすればよい。
マブル・コントローラにおいて、ドラム型シーケ
ンサ（回転するドラムの周囲に動作する、しな
い、に対応したカムを設け、このカムによつてマ
イクロスイツチを作動させるようになつていて、
歩進信号によつてドラムが一定の回転角度だけ進
むにつれて次々に新しい動作信号が取出せる）と
同じ制御機能を実現するには、周知のように、シ
フトレジスタ命令、ステツピングスイツチ命令、
カウンタ命令とデータ比較命令の組合せ等を使つ
てプログラミングすればよい。
ドラム型シーケンサの制御機能を実現するのに
本来必要なのは、ドラムの回転を制御する歩進信
号の条件と、ドラムの周囲につける上記カムの位
置の情報があればよい。にも拘わらず、従来のプ
ログラマブル・コントローラにて上述した命令を
用いてドラム型シーケンサの機能を実現しようと
する場合、非常に冗長なプログラムを組まなけれ
ばならず、プログラミングが面倒であるとともに
間違いやすいという問題がある。つまり、最終的
な制御機能はそれほど複雑でないのに、専用の命
令がないために、複雑な中間論理過程を含む冗長
なプログラムを組まなければならなかつた。ま
た、そのような中間論理過程を含んでいるため、
制御内容を一部変更するためにプログラムを手直
しする際等に、プログラムの内容が非常に読み取
りにくく、従つて変更もしづらく、ミスも発生し
やすかつた。
本来必要なのは、ドラムの回転を制御する歩進信
号の条件と、ドラムの周囲につける上記カムの位
置の情報があればよい。にも拘わらず、従来のプ
ログラマブル・コントローラにて上述した命令を
用いてドラム型シーケンサの機能を実現しようと
する場合、非常に冗長なプログラムを組まなけれ
ばならず、プログラミングが面倒であるとともに
間違いやすいという問題がある。つまり、最終的
な制御機能はそれほど複雑でないのに、専用の命
令がないために、複雑な中間論理過程を含む冗長
なプログラムを組まなければならなかつた。ま
た、そのような中間論理過程を含んでいるため、
制御内容を一部変更するためにプログラムを手直
しする際等に、プログラムの内容が非常に読み取
りにくく、従つて変更もしづらく、ミスも発生し
やすかつた。
(3) 発明の目的
この発明の目的は、ドラム型シーケンサの機能
を、その制御内容の本質に直結した形で、不必要
な中間論理過程を省いて極めて簡単にプログラミ
ングできるようにしたプログラマブル・コントロ
ーラを提供することにある。
を、その制御内容の本質に直結した形で、不必要
な中間論理過程を省いて極めて簡単にプログラミ
ングできるようにしたプログラマブル・コントロ
ーラを提供することにある。
(4) 発明の構成と効果
上記の目的を達成するために、この発明は、ユ
ーザプログラム中に設定されているＳ，Ｕ／Ｄ，
CK，Ｒのドラムカウンタ命令で制御可能な、か
つ計数上限値がプリセツト可能なカウンタ手段
と、ユーザプログラムにて任意にビツト単位で読
出し可能な状態メモリと、この状態メモリの各ビ
ツトに対応付けられたエリアにそれぞれ数値範囲
を示すデータが格納される設定値テーブルと、こ
の設定値テーブルに任意の数値範囲データを書込
むとともに、上記カウンタ手段の計数上限値をプ
リセツトするための入力手段と、上記カウンタ手
段により読み出されたドラムカウンタ命令が実行
されたとき、当該カウンタ手段の計数値と上記設
定値テーブルの各数値範囲データとを順次比較
し、上記計数値が設定された数値範囲内か否かを
判断する比較手段と、この比較手段の判断結果に
従つて各数値範囲データに対応する上記状態メモ
リの各ビツトの論理を決定する状態更新手段とを
有することを特徴とする。
ーザプログラム中に設定されているＳ，Ｕ／Ｄ，
CK，Ｒのドラムカウンタ命令で制御可能な、か
つ計数上限値がプリセツト可能なカウンタ手段
と、ユーザプログラムにて任意にビツト単位で読
出し可能な状態メモリと、この状態メモリの各ビ
ツトに対応付けられたエリアにそれぞれ数値範囲
を示すデータが格納される設定値テーブルと、こ
の設定値テーブルに任意の数値範囲データを書込
むとともに、上記カウンタ手段の計数上限値をプ
リセツトするための入力手段と、上記カウンタ手
段により読み出されたドラムカウンタ命令が実行
されたとき、当該カウンタ手段の計数値と上記設
定値テーブルの各数値範囲データとを順次比較
し、上記計数値が設定された数値範囲内か否かを
判断する比較手段と、この比較手段の判断結果に
従つて各数値範囲データに対応する上記状態メモ
リの各ビツトの論理を決定する状態更新手段とを
有することを特徴とする。
このプログラマブル・コントローラによれば、
ユーザプログラム中に上記カウンタ手段（ドラム
カウンタと称す）の制御条件（計数上限値を含
む）を設定するとともに、上記設定値テーブルに
任意の数値範囲データを書込むことにより、上記
状態メモリの各ビツトがドラムカウンタの計数動
作に従つて“１”または“０”に変化し、この各
ビツトをユーザプログラムにて任意に使用するこ
とができる。
ユーザプログラム中に上記カウンタ手段（ドラム
カウンタと称す）の制御条件（計数上限値を含
む）を設定するとともに、上記設定値テーブルに
任意の数値範囲データを書込むことにより、上記
状態メモリの各ビツトがドラムカウンタの計数動
作に従つて“１”または“０”に変化し、この各
ビツトをユーザプログラムにて任意に使用するこ
とができる。
つまり、ドラム式シーケンサのドラムの歩進条
件が上記ドラムカウンタの歩進条件に対応し、ま
たドラムの周囲に設けるカムの位置が上記数値範
囲データに対応するもので、このようにドラム型
シーケンサとほとんど同じ単純な論理でもつてプ
ログラミングができ、従来のような面倒な中間論
理過程を一切プログラムする必要がなくなる。
件が上記ドラムカウンタの歩進条件に対応し、ま
たドラムの周囲に設けるカムの位置が上記数値範
囲データに対応するもので、このようにドラム型
シーケンサとほとんど同じ単純な論理でもつてプ
ログラミングができ、従来のような面倒な中間論
理過程を一切プログラムする必要がなくなる。
しかも、上記計数上限値がドラム式シーケンサ
におけるドラム１回転あたりのステツプ数に相当
することとなり、これが任意にプリセツト可能で
あることから、制御目的に応じて非常に自由度の
高いプログラムが可能となる。
におけるドラム１回転あたりのステツプ数に相当
することとなり、これが任意にプリセツト可能で
あることから、制御目的に応じて非常に自由度の
高いプログラムが可能となる。
また、設定値テーブルに格納する数値範囲デー
タはユーザプログラムの一連のステツプとは切り
離されているので、ユーザプログラムの部分変更
に際して上記数値範囲データを誤つて書換えた
り、逆に数値範囲データを書換えるときに誤つて
ユーザプログラムを破壊してしまうようなことが
なく、この点でもプログラミングが非常に容易と
なる。
タはユーザプログラムの一連のステツプとは切り
離されているので、ユーザプログラムの部分変更
に際して上記数値範囲データを誤つて書換えた
り、逆に数値範囲データを書換えるときに誤つて
ユーザプログラムを破壊してしまうようなことが
なく、この点でもプログラミングが非常に容易と
なる。
(5) 実施例の説明
第１図はこの発明を適用したプログラマブル・
コントローラの全体の概略構成を示すブロツク図
である。このプログラマブル・コントローラは、
全体の制御の中枢となるCPU１（中央処理ユニ
ツト）と、CPU１によつて実行されるシステム
プログラムを格納したシステムプログラムメモリ
２と、CPU１によつて各種可変データの一時格
納エリアとして使われるワーキングメモリ３と、
使用者が任意に設定したシーケンス制御プログラ
ムが格納されるユーザプログラムメモリ４と、外
部入力信号が与えられる入力インターフエースお
よび外部出力信号を送出する出力インターフエー
スを含んだ入出力装置５と、入出力装置５に対応
した入出力データのバツフアメモリとなるエリア
の他にいわゆる内部リレーや補助リレー等と呼ば
れるその他の回路データを記憶する入出力メモリ
６と、CPU１に各種の動作指令を与えたりユー
ザプログラムの作成入力やモニタ指令入力を行な
つたり、その入力時の表示やモニタ表示等がなさ
れるプログラムコンソール７とを備えている。
コントローラの全体の概略構成を示すブロツク図
である。このプログラマブル・コントローラは、
全体の制御の中枢となるCPU１（中央処理ユニ
ツト）と、CPU１によつて実行されるシステム
プログラムを格納したシステムプログラムメモリ
２と、CPU１によつて各種可変データの一時格
納エリアとして使われるワーキングメモリ３と、
使用者が任意に設定したシーケンス制御プログラ
ムが格納されるユーザプログラムメモリ４と、外
部入力信号が与えられる入力インターフエースお
よび外部出力信号を送出する出力インターフエー
スを含んだ入出力装置５と、入出力装置５に対応
した入出力データのバツフアメモリとなるエリア
の他にいわゆる内部リレーや補助リレー等と呼ば
れるその他の回路データを記憶する入出力メモリ
６と、CPU１に各種の動作指令を与えたりユー
ザプログラムの作成入力やモニタ指令入力を行な
つたり、その入力時の表示やモニタ表示等がなさ
れるプログラムコンソール７とを備えている。
なお、比較的小規模なプログラマブル・コント
ローラでは上記CPU１、システムプログラムメ
モリ２、ワーキングメモリ３および入出力メモリ
６がいわゆるワンチツプ・マイクロコンピユータ
で構成される。
ローラでは上記CPU１、システムプログラムメ
モリ２、ワーキングメモリ３および入出力メモリ
６がいわゆるワンチツプ・マイクロコンピユータ
で構成される。
周知のように、この種のプログラマブル・コン
トローラにおけるユーザプログラムの実行動作
は、ユーザプログラムメモリ４からユーザ命令を
順次読出し、各ユーザ命令に従つて入出力メモリ
６に格納されている入出力データ間の演算処理を
し、かつその演算処理結果によつて指定の出力デ
ータを更新することであり、またこのユーザプロ
グラムの実行と同期して入出力装置５に与えられ
る入力データを入出力メモリ６の所定エリアに書
き込むとともに（入力更新）、入出力メモリ６の
所定エリアの出力データを入出力装置５に転送す
る（出力更新）動作が行なわれ、これにより入出
力装置５に与えられる外部入力信号と入出力装置
５から出力する外部出力信号との関係において、
ユーザプログラムにて指定されたシーケンス状態
が作り出される訳である。
トローラにおけるユーザプログラムの実行動作
は、ユーザプログラムメモリ４からユーザ命令を
順次読出し、各ユーザ命令に従つて入出力メモリ
６に格納されている入出力データ間の演算処理を
し、かつその演算処理結果によつて指定の出力デ
ータを更新することであり、またこのユーザプロ
グラムの実行と同期して入出力装置５に与えられ
る入力データを入出力メモリ６の所定エリアに書
き込むとともに（入力更新）、入出力メモリ６の
所定エリアの出力データを入出力装置５に転送す
る（出力更新）動作が行なわれ、これにより入出
力装置５に与えられる外部入力信号と入出力装置
５から出力する外部出力信号との関係において、
ユーザプログラムにて指定されたシーケンス状態
が作り出される訳である。
このユーザプログラムでの演算処理対象となる
のは、入出力装置５の入出力データだけではな
く、いわゆる内部リレーや補助リレーと呼ばれる
入出力メモリ６あるいはワーキングメモリ３に記
憶するデータも含まれるのは周知の通りである。
また、メモリ３またはメモリ６を使用していわゆ
るタイマ命令やカウンタ命令等の数値データを扱
う処理が行なえるようになつているのも周知の通
りである。その他、シフトレジスタ命令やステツ
ピングスイツチ命令の処理を行なえるようになつ
ている場合もある。
のは、入出力装置５の入出力データだけではな
く、いわゆる内部リレーや補助リレーと呼ばれる
入出力メモリ６あるいはワーキングメモリ３に記
憶するデータも含まれるのは周知の通りである。
また、メモリ３またはメモリ６を使用していわゆ
るタイマ命令やカウンタ命令等の数値データを扱
う処理が行なえるようになつているのも周知の通
りである。その他、シフトレジスタ命令やステツ
ピングスイツチ命令の処理を行なえるようになつ
ている場合もある。
次に、ドラム型シーケンサと同じ制御機能を実
現するための本発明の要部となるドラムカウンタ
命令と名付けられる命令およびその処理について
説明する。
現するための本発明の要部となるドラムカウンタ
命令と名付けられる命令およびその処理について
説明する。
第２図Ａはドラムカウンタ命令の継電器ラダー
回路図上のシンボル表現を示している。また同図
Ｂは同上ドラムカウンタ命令を１ワードずつのニ
ーモニツクで書き表わした表である。この実施例
のドラムカウンタ命令では、４種の入力信号Ｓ，
Ｕ／Ｄ，CK，Ｒが必要である。Ｓはドラムカウ
ンタを動作させるスタート信号である。Ｕ／Ｄは
ドラムカウンタをアツプ動作させるかダウン動作
させるかを指定する信号である。CKはドラムカ
ウンタの歩進信号である。Ｒはドラムカウンタの
リセツト信号である。Ｂに示すようにドラムカウ
ンタ命令を設定する場合、上記各入力条件信号
Ｓ，Ｕ／Ｄ，CK，Ｒをこの順番でロード命令LD
として組み、その後にドラムカウンタ命令を表わ
すDRUMなる命令コードと、その命令コードに
対応してドラムカウンタ命令の計数上限値Ｎとを
設定する。これらの設定により、後述するよう
に、Ｎ進のアツプダウンカウンタが実現されるこ
ととなる。
回路図上のシンボル表現を示している。また同図
Ｂは同上ドラムカウンタ命令を１ワードずつのニ
ーモニツクで書き表わした表である。この実施例
のドラムカウンタ命令では、４種の入力信号Ｓ，
Ｕ／Ｄ，CK，Ｒが必要である。Ｓはドラムカウ
ンタを動作させるスタート信号である。Ｕ／Ｄは
ドラムカウンタをアツプ動作させるかダウン動作
させるかを指定する信号である。CKはドラムカ
ウンタの歩進信号である。Ｒはドラムカウンタの
リセツト信号である。Ｂに示すようにドラムカウ
ンタ命令を設定する場合、上記各入力条件信号
Ｓ，Ｕ／Ｄ，CK，Ｒをこの順番でロード命令LD
として組み、その後にドラムカウンタ命令を表わ
すDRUMなる命令コードと、その命令コードに
対応してドラムカウンタ命令の計数上限値Ｎとを
設定する。これらの設定により、後述するよう
に、Ｎ進のアツプダウンカウンタが実現されるこ
ととなる。
この発明のプログラマブル・コントローラは、
上記ドラムカウンタ命令を実行するために、第３
図に示すように、ドラムカウンタ命令の計数値
CX、計数上限値Ｎがストアされるカウンタエリ
ア４０および以下に述べる設定テーブル４１がユ
ーザプログラムメモリ４中に割り当てられている
とともに、入出力メモリ６中に状態メモリ６１が
割り当てられている。この実施例のドラムカウン
タ命令では、「１」から「10」までの10点のドラ
ム出力を備えており、設定テーブル４１には、各
ドラム出力番号に対応し、任意の数値範囲データ
を設定するために上限値エリアと下限値エリアが
割り当てられている。この設定テーブル４１の上
限値エリアおよび下限値エリアにはプログラムコ
ンソール７を操作することによつて任意の数値を
書き込むことができる。また状態メモリ６１には
各ドラム出力番号に対応し、それぞれ１ビツトの
データエリアＢ１〜Ｂ１０が割り当てられてい
る。
上記ドラムカウンタ命令を実行するために、第３
図に示すように、ドラムカウンタ命令の計数値
CX、計数上限値Ｎがストアされるカウンタエリ
ア４０および以下に述べる設定テーブル４１がユ
ーザプログラムメモリ４中に割り当てられている
とともに、入出力メモリ６中に状態メモリ６１が
割り当てられている。この実施例のドラムカウン
タ命令では、「１」から「10」までの10点のドラ
ム出力を備えており、設定テーブル４１には、各
ドラム出力番号に対応し、任意の数値範囲データ
を設定するために上限値エリアと下限値エリアが
割り当てられている。この設定テーブル４１の上
限値エリアおよび下限値エリアにはプログラムコ
ンソール７を操作することによつて任意の数値を
書き込むことができる。また状態メモリ６１には
各ドラム出力番号に対応し、それぞれ１ビツトの
データエリアＢ１〜Ｂ１０が割り当てられてい
る。
そして、上記ドラムカウンタ命令が実行に供さ
れたとき、次の処理がなされる。まず上記４種の
入力信号および計数上限値Ｎに従つてドラムカウ
ンタの計数値CXを制御する。次にその計数値CX
が各ドラム出力番号に対応して設定されている数
値範囲データの範囲内か範囲外かを比較演算す
る。カウンタの計数値CXが設定された数値デー
タの範囲内である場合、対応する出力番号の状態
メモリ６１のある１ビツトを“１”にする。また
計数値CXが設定された数値データの範囲外であ
る場合、対応する状態メモリ６１のあるビツトを
“０”にする。この状態メモリ６１の各ビツトＢ
１〜Ｂ１０はユーザプログラムにて任意に読み出
すことができ、これをそのまま出力信号とするこ
ともできるし、なんらかの論理演算対象の信号と
することもできる。
れたとき、次の処理がなされる。まず上記４種の
入力信号および計数上限値Ｎに従つてドラムカウ
ンタの計数値CXを制御する。次にその計数値CX
が各ドラム出力番号に対応して設定されている数
値範囲データの範囲内か範囲外かを比較演算す
る。カウンタの計数値CXが設定された数値デー
タの範囲内である場合、対応する出力番号の状態
メモリ６１のある１ビツトを“１”にする。また
計数値CXが設定された数値データの範囲外であ
る場合、対応する状態メモリ６１のあるビツトを
“０”にする。この状態メモリ６１の各ビツトＢ
１〜Ｂ１０はユーザプログラムにて任意に読み出
すことができ、これをそのまま出力信号とするこ
ともできるし、なんらかの論理演算対象の信号と
することもできる。
以上の処理内容を第４図と第５図のフローチヤ
ートに示している。第４図はユーザプログラム実
行ルーチンの概略フローチヤートである。まずユ
ーザプログラムメモリ４をアドレツシングするた
めのプログラムカウンタPCをクリアし、プログ
ラムカウンタPCで示すところのユーザプログラ
ムメモリ４の命令を読み出す（ステツプ１００，
１０１）。次に、読み出した命令がユーザプログ
ラムの最後に挿入されているEND命令か否かを
チエツクし（ステツプ１０２）、次に読み出した
命令がドラムカウンタ命令か否かをチエツクし
（ステツプ１０３）、ドラムカウンタ命令であれば
ステツプ１０４でこれを実行し、その他の命令で
あればステツプ１０５でこれを実行する。命令実
行後ステツプ１０６でプログラムカウンタPCを
歩進し、先のステツプ１０１に戻り次の命令を実
行する。ユーザプログラムの最後のEND命令が
読み出されると、ステツプ１０２から１０７に進
み、上述した入出力更新動作を行ない、最初のス
テツプ１００に戻る。
ートに示している。第４図はユーザプログラム実
行ルーチンの概略フローチヤートである。まずユ
ーザプログラムメモリ４をアドレツシングするた
めのプログラムカウンタPCをクリアし、プログ
ラムカウンタPCで示すところのユーザプログラ
ムメモリ４の命令を読み出す（ステツプ１００，
１０１）。次に、読み出した命令がユーザプログ
ラムの最後に挿入されているEND命令か否かを
チエツクし（ステツプ１０２）、次に読み出した
命令がドラムカウンタ命令か否かをチエツクし
（ステツプ１０３）、ドラムカウンタ命令であれば
ステツプ１０４でこれを実行し、その他の命令で
あればステツプ１０５でこれを実行する。命令実
行後ステツプ１０６でプログラムカウンタPCを
歩進し、先のステツプ１０１に戻り次の命令を実
行する。ユーザプログラムの最後のEND命令が
読み出されると、ステツプ１０２から１０７に進
み、上述した入出力更新動作を行ない、最初のス
テツプ１００に戻る。
第５図は上記ステツプ１０４のドラムカウンタ
命令の実行ルーチンの詳細を示すフローチヤート
である。これはDRUM命令がユーザプログラム
メモリ４から読み出されたときに実行される。
DRUM命令以前の４命令にて信号Ｓ，Ｕ／Ｄ，
CK，Ｒの状態がスタツクに読み込まれているが、
まずステツプ２００〜２０６では、これら信号
Ｓ，Ｕ／Ｄ，CK，Ｒに従つてドラムカウンタを
制御する。つまり、リセツト信号Ｒが供給されて
いればカウンタをリセツトする。また、スタート
信号Ｓおよびクロツク信号CKが供給されている
場合、Ｕ／Ｄの信号状態に従つてカウンタをイン
クリメントまたはデイクリメントするが、その前
にそれぞれ次の処理を行なう。アツプモードのと
きは、ステツプ２０４１で計数値CXが計数上限
値Ｎに達したか否かをチエツクし、CX＝Ｎの場
合にはステツプ２０１で計数値CXを０にクリヤ
し、CXがＮに達していない場合にはステツプ２
０５で計数値CXを１だけ加算する。またダウン
モードのときは、ステツプ２０４２で計数値CX
が０になつたか否かをチエツクし、CX＝０の場
合には計数値CXに計数上限値Ｎをプリセツトし、
CXが０になつていない場合にはステツプ２０６
で計数値CXを１だけ減算する。
命令の実行ルーチンの詳細を示すフローチヤート
である。これはDRUM命令がユーザプログラム
メモリ４から読み出されたときに実行される。
DRUM命令以前の４命令にて信号Ｓ，Ｕ／Ｄ，
CK，Ｒの状態がスタツクに読み込まれているが、
まずステツプ２００〜２０６では、これら信号
Ｓ，Ｕ／Ｄ，CK，Ｒに従つてドラムカウンタを
制御する。つまり、リセツト信号Ｒが供給されて
いればカウンタをリセツトする。また、スタート
信号Ｓおよびクロツク信号CKが供給されている
場合、Ｕ／Ｄの信号状態に従つてカウンタをイン
クリメントまたはデイクリメントするが、その前
にそれぞれ次の処理を行なう。アツプモードのと
きは、ステツプ２０４１で計数値CXが計数上限
値Ｎに達したか否かをチエツクし、CX＝Ｎの場
合にはステツプ２０１で計数値CXを０にクリヤ
し、CXがＮに達していない場合にはステツプ２
０５で計数値CXを１だけ加算する。またダウン
モードのときは、ステツプ２０４２で計数値CX
が０になつたか否かをチエツクし、CX＝０の場
合には計数値CXに計数上限値Ｎをプリセツトし、
CXが０になつていない場合にはステツプ２０６
で計数値CXを１だけ減算する。
次にドラム出力番号を指定するためのレジスタ
ｉに１をセツトし、まず最初の出力番号「１」を
指定する（ステツプ２０７）。次に設定テーブル
４１からレジスタｉの指定番号に対応する数値範
囲データを読み出し、そのデータと上記カウンタ
の計数値データCXを比較して設定範囲内か否か
を判断する（ステツプ２０８）。範囲内である場
合ステツプ２０９で状態メモリ６１のビツトBi
を“１”にし、範囲外である場合ステツプ２１０
で状態メモリ６１のビツトBiを“０”にする。
次にステツプ２１１でレジスタｉが最後の出力番
号「10」になつているか否かを判断し、「10」に
なつていない場合にはステツプ２１２でレジスタ
ｉの内容を＋１し、先のステツプ２０８に戻る。
以上の処理を出力番号「10」まで行ない、これで
ドラムカウンタ命令についての処理を終了する。
ｉに１をセツトし、まず最初の出力番号「１」を
指定する（ステツプ２０７）。次に設定テーブル
４１からレジスタｉの指定番号に対応する数値範
囲データを読み出し、そのデータと上記カウンタ
の計数値データCXを比較して設定範囲内か否か
を判断する（ステツプ２０８）。範囲内である場
合ステツプ２０９で状態メモリ６１のビツトBi
を“１”にし、範囲外である場合ステツプ２１０
で状態メモリ６１のビツトBiを“０”にする。
次にステツプ２１１でレジスタｉが最後の出力番
号「10」になつているか否かを判断し、「10」に
なつていない場合にはステツプ２１２でレジスタ
ｉの内容を＋１し、先のステツプ２０８に戻る。
以上の処理を出力番号「10」まで行ない、これで
ドラムカウンタ命令についての処理を終了する。
第１図はこの発明の一実施例によるプログラマ
ブル・コントローラのハードウエア構成の概略を
示すブロツク図、第２図はドラムカウンタ命令の
説明図、第３図は設定テーブル４１および状態メ
モリ６１の説明図、第４図および第５図は同上プ
ログラマブル・コントローラのソフトウエア構成
の概略を示すフローチヤートである。 １……CPU、２……システムプログラムメモ
リ、３……ワーキングメモリ、４……ユーザプロ
グラムメモリ、５……入出力装置、６……入出力
メモリ、７……プログラムコンソール、４１……
設定テーブル、６１……状態メモリ。
ブル・コントローラのハードウエア構成の概略を
示すブロツク図、第２図はドラムカウンタ命令の
説明図、第３図は設定テーブル４１および状態メ
モリ６１の説明図、第４図および第５図は同上プ
ログラマブル・コントローラのソフトウエア構成
の概略を示すフローチヤートである。 １……CPU、２……システムプログラムメモ
リ、３……ワーキングメモリ、４……ユーザプロ
グラムメモリ、５……入出力装置、６……入出力
メモリ、７……プログラムコンソール、４１……
設定テーブル、６１……状態メモリ。
Claims (1)
- １ ユーザプログラム中に設定されているＳ，
Ｕ／Ｄ，CK，Ｒのドラムカウンタ命令により制
御可能で、かつ計数上限値がプリセツト可能なカ
ウンタ手段と、ユーザプログラムにて任意にビツ
ト単位で読み出し可能な状態メモリと、この状態
メモリの各ビツトに対応付けられたエリアにそれ
ぞれ数値範囲を示すデータが格納される設定値テ
ーブルと、この設定値テーブルに任意の数値範囲
データを書込むとともに、上記カウンタ手段の計
数上限値をプリセツトするための入力手段と、上
記カウンタ手段により読み出されたドラムカウン
タ命令が実行されたとき、このカウンタ手段の計
数値と上記設定値テーブルの各数値範囲データと
を順次比較し、上記計数値が設定された数値範囲
内か否かを判断する比較手段と、この比較手段の
判断結果に従つて各数値範囲データに対応する上
記状態メモリの各ビツトの論理を決定する状態更
新手段とを有することを特徴とするプログラマブ
ル・コントローラ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18547182A JPS5975305A (ja) | 1982-10-22 | 1982-10-22 | プログラマブル・コントロ−ラ |
| US06/507,003 US4564898A (en) | 1982-06-25 | 1983-06-23 | Programmable controller having a drum type sequencer function subject to programming |
| DE19833322845 DE3322845A1 (de) | 1982-06-25 | 1983-06-24 | Programmierbare steuerung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18547182A JPS5975305A (ja) | 1982-10-22 | 1982-10-22 | プログラマブル・コントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5975305A JPS5975305A (ja) | 1984-04-28 |
| JPH0439084B2 true JPH0439084B2 (ja) | 1992-06-26 |
Family
ID=16171346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18547182A Granted JPS5975305A (ja) | 1982-06-25 | 1982-10-22 | プログラマブル・コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5975305A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54130777A (en) * | 1978-03-31 | 1979-10-11 | Toyoda Mach Works Ltd | Sequential controller |
| JPS5931722B2 (ja) * | 1979-04-11 | 1984-08-03 | 五郎 富田 | 無接点ロ−タリ−シ−ケンサ− |
-
1982
- 1982-10-22 JP JP18547182A patent/JPS5975305A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5975305A (ja) | 1984-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2122387A (en) | Programmable controller | |
| JP4327283B2 (ja) | プログラマブルコントローラ | |
| US4924403A (en) | Numerical control method and system therefor having override playback function | |
| JPH0439084B2 (ja) | ||
| JPH0439083B2 (ja) | ||
| JPS6232805B2 (ja) | ||
| US4564898A (en) | Programmable controller having a drum type sequencer function subject to programming | |
| JP3384141B2 (ja) | プログラマブルコントローラ並びにプログラマブルコントローラ保守装置 | |
| JPS6348698A (ja) | メモリ格納制御装置 | |
| JPH0150933B2 (ja) | ||
| JPH09114513A (ja) | 数値制御システム | |
| JP2522047B2 (ja) | 機器制御用プログラマブルコントロ―ラ | |
| JPH0310123B2 (ja) | ||
| JPH0630005B2 (ja) | プログラマブルカウンタ | |
| JPS6247706A (ja) | 数値制御装置 | |
| KR900005548B1 (ko) | 프로그래머블 제어기 | |
| JPH03206503A (ja) | 数値制御装置 | |
| JPH035602B2 (ja) | ||
| JPS63228301A (ja) | プログラマブル・コントロ−ラ | |
| JPH025103A (ja) | プログラマブルコントローラ | |
| JPS63126007A (ja) | プログラマブル・コントロ−ラ | |
| JPS58105302A (ja) | プログラマブル・コントロ−ラの図示式プログラミング装置 | |
| JPH0498527A (ja) | プログラマブルコントローラ | |
| JPS63257002A (ja) | 制御回路装置 | |
| JPH07219608A (ja) | プロセス制御装置 |