JPH0439968A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0439968A
JPH0439968A JP2148181A JP14818190A JPH0439968A JP H0439968 A JPH0439968 A JP H0439968A JP 2148181 A JP2148181 A JP 2148181A JP 14818190 A JP14818190 A JP 14818190A JP H0439968 A JPH0439968 A JP H0439968A
Authority
JP
Japan
Prior art keywords
via hole
layer
buffer layer
semiconductor substrate
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2148181A
Other languages
English (en)
Other versions
JP2551203B2 (ja
Inventor
Makio Komaru
小丸　真喜雄
Michihiro Kobiki
小引　通博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2148181A priority Critical patent/JP2551203B2/ja
Priority to US07/700,436 priority patent/US5225707A/en
Priority to GB9111249A priority patent/GB2245424B/en
Priority to FR9106802A priority patent/FR2662854B1/fr
Publication of JPH0439968A publication Critical patent/JPH0439968A/ja
Priority to US08/017,494 priority patent/US5362678A/en
Application granted granted Critical
Publication of JP2551203B2 publication Critical patent/JP2551203B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電界効果トランジスタを具えた半導体装置に
関するものであり、特にバイアホールを具えた半導体装
置の改良に関するものである。
〔従来の技術〕
第３図は従来の半導体装置の例を示す主要部の断面図で
ある。同図において、半絶縁性の半導体基板７の上面に
は第１の導電形（例えばＰ形）のバッファ層６、反対導
電形（ｎ形）の動作層５が積層して形成されており、ま
た、半導体基板７の裏面にはＰＨ９層（Ｐｌａｔｅｄ　
Ｈｅａｔ　５ｉｎｋ）として作用する導電層８が形成さ
れている。導電層８は一般に接地されている。動作層５
の上にはソース電極ｌ、ゲート電極２、ドレイン電極３
からなる電界効果トランジスタ（ＦＥＴ）２０が形成さ
れている。
半導体基板７．バッファ層６、動作層５を貫通してバイ
アホール２１が形成されており、該バイアホール２１内
には導電層８に電気的に接触するバイアホール配線９が
形成されている。そして、上記ＦＥＴ２０のソース電極
１は上記バイアホール配線９を経て導電形８に接続され
、接地されている。また、ドレイン電極３は配線金属層
４を経て回路の所定部分に接続されている。
〔発明が解決しようとする課題〕
従来の半導体装置は上記のように構成されているので、
バッファ層６とバイアホール配線９とが直接接触してお
り、このためバッファ層６とバイアホール配線９との間
に電流が流れ易くなる０例えば、バッファ層６が前述の
ようにｐ形、動作層５がｎ形であると、ドレイン電極３
とバイアホール配線９との間に上記動作層５とバッファ
層６とにより形成されるｎ−ｐ接合ダイオードが存在す
ることになり、ＦＥＴ２０のバイアス条件によっては、
上記ｎ−ｐ接合ダイオードを経てソース電極−ドレイン
電極間に不所望なリーク電流が流れるという問題があっ
た。
この発明は、上記のような従来の半導体装置の問題点を
解消するためになされたもので、バッファ層６とバイア
ホール配線９とを絶縁して、ソース電極ｌとドレイン電
極３との間に実質的にリーク電流が流れない半導体装置
を得ることを目的とする。
〔課題を解決するための手段〕
この発明の半導体装置は、半導体基板と、該半導体基板
の表面上に形成された所定の導電形式をもったバッファ
層と、該バッッファ層上に形成され、該バッファ層と反
対の導電形式をもった動作層と、該動作層上に形成され
た電界効果トランジスタと、上記半導体基板の裏面に形
成された導電層と、上記半導体基板、バッファ層および
動作層を貫通して形成されたバイアホールと、上記電界
効果トランジスタのソース電極、ドレイン電極のうちの
一方の電極と上記導電層とを電気的に接続するように上
記バイアホール中に形成されたバイアホール配線とを具
備している。そして、上記半導体基板、バッファ層、動
作層のうちの少なくともバッファ層と動作層の上記バイ
アホールの壁面に露出する部分をプロトン、酸素等のイ
オン注入により半絶縁化して上記部分にアイソレーショ
ン部が形成されている。
〔作　　　用〕
この発明の半導体装置は、バッファ層とバイアホール配
線との間が絶縁されて、該バッファ層とバイアホール配
線との間に電流が流れるのが阻止され、従って、ＦＥＴ
のドレイン電極とソース電極との間に動作層と／曳ツフ
ァ層とにより形成されるｎ−ｐ接合を経てリーク電流が
流れるのが防止される。
〔実　施　例〕
第１図はこの発明による半導体装置の第１の実施例の主
要部の断面図である。同図において、例えばＧａＡｓか
らなる半絶縁性の半導体基板７の上面には第１の導電形
（例えばｐ形）のバッファ層６、反対導電形（ｎ形）の
動作層５が積層して形成されており、また、半導体基板
７の裏面にはＰＯＳ層として作用する例えば金からなる
導電層８が例えばメツキにより形成されている。導電層
８は一般に接地されている。半導体基板７としては厚み
が例えば３０ｕＬｍ乃至１５０　ｇｍ程度のものが使用
され、バッファ層６は例えば１終■程度に形成され、動
作層５は例えば数千オングストロームに形成される。動
作層５の上にはソース電極１、ゲート電極２、ドレイン
電極３からなる電界効果トランジスタ（ＦＥＴ）２０が
形成されている。
半導体基板７、バッファ層６、動作層５を貫通してバイ
アホール２１が形成されている。バイアホール２１内に
は導電層８に電気的に接触する例えば金からなるバイア
ホール配線９が例えばメツキにより形成されており、上
記ＦＥＴ２０のソース電極ｌは上記／へイアホール配線
９を経て導電層８に接続され、接地されている。また、
ドレイン電極３は例えば金からなる配線金属層４を経て
回路の所定部分に接続されている。この発明の半導体装
置では、動作層５、バッファ層６および半導体基板７の
上方部で、バイアホール２１の同辺部にプロトン、酸素
等のイオンを注入することによりこの部分を半絶縁化し
て厚さが約２ル票乃至５０周諺程度のアイソレーション
部１０が形成されている。
アイソレーション部１０を形成するには、八イアホール
２１を形成した後、その内壁面にイオンを注入して形成
する方法も採用できるが、むしろバイアホール２１が形
成されるべき動作層５、バッファ層６、基板７の部分に
予めプロトン、酸素等のイオンを注入して半絶縁化して
おき、しかる後、該半絶縁化された部分に２ル■乃至５
０ＩＬｍ程度のアイソレーション部１０が残るようにバ
イアホール２１を形成するという方法を採るのがよい、
この方法によれば、バイアホール２１を形成した後、そ
の内壁面の後からプロトン、酸素等のイオンを注入して
上記アイソレーション部ｌＯを形成する方法に比して遥
かに簡単に且つ正確にアイソレーション部！０を形成す
ることができるという利点がある。
上記の構造の半導体装置によれば、アイソレーション部
１０の存在により、４７７７層６とバイアホール配線９
との間が実質的に絶縁されているので、いかなるバイア
ス状態のときでも、ドレイン電極３よりｎ形動作層５−
ｐ形バッファ層６−バイアホール配線９−ソース電極１
に至るパスを経てリーク電流が流れるのが防止される。
第２図はこの発明による半導体装置のＷＩＪ２の実施例
の主要部の断面図で、半導体基板の裏面からバイアホー
ルを形成したものである。すなわち、例えばＧａＡｓ半
導体基板７の上面には第１の導電形（例えばｐ形）のバ
ッファ層６、第２の導電形（ｎ形）の動作層５が積層し
て形成され、該動作Ｎ５上にソース電極１、ゲート電極
２、ドレイン電極３からなるＦＥＴ２Ｑが形成されてい
る。ソース電極１の上面には例えば金からなるソース配
線金属層４１が形成され、ドレイン電極３の上面には例
えば金からなるドレイン配線金属層４２が形成されてい
る。また、半導体基板７の裏面から、該半導体基板７、
バッファ層６、動作層５を貫通してバイアホール２２が
形成され、該バイアホール２２内には例えば金からなる
バイアホール配線１９が形成され、該バイアホール配線
１９はソース電極１に接続されている。半導体基板７の
裏面には上記バイアホール配線１９と例えば一体的に導
電層１８が形成されている。導電層１８は一般に接地さ
れている。さらに、第１図の実施例と同様に上記半導体
基板７の上方部、バッファ層６、動作層５の上記バイア
ホール２２の内壁面の周辺部には、プロトン酸素等のイ
オン注入により、半絶縁性のアイソレーション部１０が
形成されている。
この第２の実施例においても、アイソレーション部１０
の存在によりバッファ層６とバイアホール配線１９との
間が実質的に絶縁されるので、ドレイン電極３とソース
電極１との間に動作層５−バッファ層６−バイアホール
配線１９を経由してリーク電流が流れるのが阻止される
。
〔発明の効果〕
以上のように、この発明によれば、バイアホールの内壁
面の周辺部にアイソレーション部１０が形成されている
ので、バッファ層６とバイアホール配線９または１９と
の間が実質的に絶縁される。従って２八ッファ層６がｐ
形、動作層５がｎ形で、ドレイン電極３とバイアホール
配線９または１９との間に上記動作層５とバッファ層６
との接合によるｎ−ｐ接合のダイオードが形成されてい
ても、上記ドレイン電極３とソース電極ｌとの間にリー
ク電流が流れるのが防止される。なお、上記の各実施例
で、ソース電極の代りにドレイン電極がバイアホール配
線９を経て半導体基板７の裏面の導電層８または１８に
接続されていてもよい。
【図面の簡単な説明】
第１図はこの発明の半導体装置の第１の実施例の主要部
の断面図、第２図はこの発明の半導体装置の第２の実施
例の主要部の断面図、第３図は従来の半導体装置の一例
を示す主要部の断面図である。 １・・・ソース電極、２・・・ゲート電極、３・・・ド
レイン電極、５・・・動作層、６・・・バッファ層、７
・・・半導体基板、８．１８・・・導電層、９、ＩＳ・
・・バイアホール配線、１０・・・アイソレーション部
、２０・・・電界効果トランジスタ、２１．２２・・・
ノヘイアホール。 代　　理　　人　　　　　大　　岩　　増　　雄ｌぐリ
フ１ノー 亮 図 ・ム又ｑ斗！ イー１１！季ト トルイン噸１りｉ １（製肩）豪−Ｉ 動作（ ハ・１７７層 ギ虻帳社イ禰→１区狙 番電漕 ノマイ了杯−１しＣ乙心艷 ＥＴ ＩＹイマ）ｔ＋１し

Claims (1)

    【特許請求の範囲】
  1. （１）半導体基板と、該半導体基板の表面上に形成され
    た所定の導電形式をもったバッファ層と、該バッファ層
    上に形成され、該バッファ層と反対の導電形式をもった
    動作層と、該動作層上に形成された電界効果トランジス
    タと、上記半導体基板の裏面に形成された導電層と、上
    記半導体基板、バッファ層および動作層を貫通して形成
    されたバイアホールと、上記電界効果トランジスタのソ
    ース電極、ドレイン電極のうちの一方の電極と上記導電
    層とを電気的に接続するように上記バイアホール中に形
    成されたバイアホール配線とを具備し、上記半導体基板
    、バッファ層、動作層のうちの少なくともバッファ層と
    動作層の上記バイアホールの壁面に露出する部分をイオ
    ン注入により半絶縁化して上記部分にアイソレーション
    部を形成したことを特徴とする半導体装置。
JP2148181A 1990-06-05 1990-06-05 半導体装置 Expired - Lifetime JP2551203B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2148181A JP2551203B2 (ja) 1990-06-05 1990-06-05 半導体装置
US07/700,436 US5225707A (en) 1990-06-05 1991-05-15 Insulated via hole structure for semiconductor devices
GB9111249A GB2245424B (en) 1990-06-05 1991-05-24 A semiconductor device and methods for manufacturing semiconductor devices
FR9106802A FR2662854B1 (fr) 1990-06-05 1991-06-05 Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication.
US08/017,494 US5362678A (en) 1990-06-05 1993-02-12 Method of manufacturing insulated via hole structure for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2148181A JP2551203B2 (ja) 1990-06-05 1990-06-05 半導体装置

Publications (2)

Publication Number Publication Date
JPH0439968A true JPH0439968A (ja) 1992-02-10
JP2551203B2 JP2551203B2 (ja) 1996-11-06

Family

ID=15447061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2148181A Expired - Lifetime JP2551203B2 (ja) 1990-06-05 1990-06-05 半導体装置

Country Status (4)

Country Link
US (2) US5225707A (ja)
JP (1) JP2551203B2 (ja)
FR (1) FR2662854B1 (ja)
GB (1) GB2245424B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637119A (ja) * 1992-03-17 1994-02-10 Toshiba Corp 化合物半導体集積回路
US5917209A (en) * 1996-03-27 1999-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including via hole and isolating circumferential member
JP2008193123A (ja) * 2003-05-15 2008-08-21 Matsushita Electric Ind Co Ltd 半導体装置
CN102049901A (zh) * 2009-10-29 2011-05-11 株式会社日立工业设备技术 喷墨涂敷装置以及方法
WO2012017588A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 半導体装置及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920854B2 (ja) * 1991-08-01 1999-07-19 富士通株式会社 ビィアホール構造及びその形成方法
US5604159A (en) * 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
JP3374880B2 (ja) * 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
JP2730541B2 (ja) * 1996-02-29 1998-03-25 日本電気株式会社 化合物半導体装置
JP3193867B2 (ja) * 1996-03-26 2001-07-30 シャープ株式会社 半導体ウェハ上への電極形成方法
GB2317500B (en) * 1996-03-27 1998-08-05 Mitsubishi Electric Corp Semiconductor device manufacture
US5914517A (en) * 1996-07-16 1999-06-22 Nippon Steel Corporation Trench-isolation type semiconductor device
US6046109A (en) * 1997-12-29 2000-04-04 Industrial Technology Research Institute Creation of local semi-insulating regions on semiconductor substrates
US6576113B1 (en) * 1999-10-29 2003-06-10 California Institute Of Technology Method of electroplating of high aspect ratio metal structures into semiconductors
DE60038605T2 (de) * 1999-11-11 2009-05-28 Nxp B.V. Halbleiteranordnung mit einem feldeffekttransistor und verfahren zur herstellung
US6462950B1 (en) * 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
US7800097B2 (en) * 2004-12-13 2010-09-21 Panasonic Corporation Semiconductor device including independent active layers and method for fabricating the same
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2007184553A (ja) * 2005-12-06 2007-07-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8035223B2 (en) * 2007-08-28 2011-10-11 Research Triangle Institute Structure and process for electrical interconnect and thermal management
US8304809B2 (en) * 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
JP2014007296A (ja) * 2012-06-25 2014-01-16 Advanced Power Device Research Association 半導体装置及び半導体装置の製造方法
KR101729653B1 (ko) * 2013-12-30 2017-04-25 한국전자통신연구원 질화물 반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376676A (en) * 1976-12-17 1978-07-07 Nec Corp High breakdown voltage field effect power transistor
JPS57177537A (en) * 1981-04-24 1982-11-01 Matsushita Electric Ind Co Ltd Isolation of semiconductor element
JPS58206170A (ja) * 1982-05-27 1983-12-01 Toshiba Corp 化合物半導体装置
JPS62243370A (ja) * 1986-04-15 1987-10-23 Nec Corp 高周波電界効果トランジスタ
JPH01293615A (ja) * 1988-05-23 1989-11-27 Nec Corp 半導体装置の製造方法
JPH0243742A (ja) * 1988-08-04 1990-02-14 Fujitsu Ltd 化合物半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969745A (en) * 1974-09-18 1976-07-13 Texas Instruments Incorporated Interconnection in multi element planar structures
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
NL8005673A (nl) * 1980-10-15 1982-05-03 Philips Nv Veldeffecttransistor en werkwijze ter vervaardiging van een dergelijke veldeffecttransistor.
JPS59168677A (ja) * 1983-03-14 1984-09-22 Fujitsu Ltd 半導体装置及びその製造方法
JPS60126861A (ja) * 1983-12-13 1985-07-06 Fujitsu Ltd 半導体記憶装置
KR900001394B1 (en) * 1985-04-05 1990-03-09 Fujitsu Ltd Super high frequency intergrated circuit device
JPS6252969A (ja) * 1985-08-30 1987-03-07 Nippon Texas Instr Kk 絶縁ゲ−ト型電界効果半導体装置
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4796070A (en) * 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
JP2681887B2 (ja) * 1987-03-06 1997-11-26 シ−メンス、アクチエンゲゼルシヤフト ３次元１トランジスタメモリセル構造とその製法
JPS6437835A (en) * 1987-08-04 1989-02-08 Nec Corp Formation of layer of semiconductor device through ion implantation
JP2519474B2 (ja) * 1987-09-19 1996-07-31 松下電子工業株式会社 溝形キャパシタの製造方法
JP2517375B2 (ja) * 1988-12-19 1996-07-24 三菱電機株式会社 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法
US5105253A (en) * 1988-12-28 1992-04-14 Synergy Semiconductor Corporation Structure for a substrate tap in a bipolar structure
JPH02271535A (ja) * 1988-12-28 1990-11-06 Synergy Semiconductor Corp バイポーラ構造における基板タップ及びこの製造方法
US5017999A (en) * 1989-06-30 1991-05-21 Honeywell Inc. Method for forming variable width isolation structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376676A (en) * 1976-12-17 1978-07-07 Nec Corp High breakdown voltage field effect power transistor
JPS57177537A (en) * 1981-04-24 1982-11-01 Matsushita Electric Ind Co Ltd Isolation of semiconductor element
JPS58206170A (ja) * 1982-05-27 1983-12-01 Toshiba Corp 化合物半導体装置
JPS62243370A (ja) * 1986-04-15 1987-10-23 Nec Corp 高周波電界効果トランジスタ
JPH01293615A (ja) * 1988-05-23 1989-11-27 Nec Corp 半導体装置の製造方法
JPH0243742A (ja) * 1988-08-04 1990-02-14 Fujitsu Ltd 化合物半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637119A (ja) * 1992-03-17 1994-02-10 Toshiba Corp 化合物半導体集積回路
US5917209A (en) * 1996-03-27 1999-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including via hole and isolating circumferential member
JP2008193123A (ja) * 2003-05-15 2008-08-21 Matsushita Electric Ind Co Ltd 半導体装置
CN102049901A (zh) * 2009-10-29 2011-05-11 株式会社日立工业设备技术 喷墨涂敷装置以及方法
WO2012017588A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 半導体装置及びその製造方法
JP2012038885A (ja) * 2010-08-06 2012-02-23 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US5225707A (en) 1993-07-06
GB2245424B (en) 1994-11-23
JP2551203B2 (ja) 1996-11-06
GB9111249D0 (en) 1991-07-17
FR2662854A1 (fr) 1991-12-06
GB2245424A (en) 1992-01-02
US5362678A (en) 1994-11-08
FR2662854B1 (fr) 1997-10-17

Similar Documents

Publication Publication Date Title
JPH0439968A (ja) 半導体装置
EP0225821B1 (en) Semiconductor device having a silicon on insulator structure
US4862232A (en) Transistor structure for high temperature logic circuits with insulation around source and drain regions
JPH0399464A (ja) 相補型ｍｏｓ半導体装置
JPH0284764A (ja) 半導体装置
US4296428A (en) Merged field effect transistor circuit and fabrication process
JP2002536833A (ja) 電流リミッタを備えたダイナミックしきい値電圧ｍｏｓトランジスタ、およびその製造方法
JPH05206470A (ja) 絶縁ゲート型電界効果トランジスタ
US4182965A (en) Semiconductor device having two intersecting sub-diodes and transistor-like properties
US6833594B2 (en) Semiconductor integrated circuit device and manufacture method therefore
JPH0329326A (ja) 接合型電界効果型トランジスタ
JPH01227478A (ja) 半導体装置
JPS6338264A (ja) 電界効果トランジスタおよびその製造方法
JP2587416B2 (ja) 半導体集積回路装置
JPS5818968A (ja) 接合形電界効果トランジスタの製造方法
JPS5816564A (ja) 相補形金属−酸化膜−半導体スタテイツクメモリセル
GB2151078A (en) Semiconductor devices
JPS6050062B2 (ja) 半導体集積回路装置
JPH01243472A (ja) 半導体装置
JPH03153057A (ja) 半導体装置
JPH0222858A (ja) 半導体装置
JPS61100975A (ja) 接合形電界効果トランジスタ
JPS5955064A (ja) ホ−ル素子
JPH02119231A (ja) 半導体装置
JPH04150070A (ja) 半導体装置