JPH0447714A - 位相同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は入力信号と同位相の出力信号を発生する位相同
期装置に関する。

従来の技術 従来から位相同期装置は送受信機やファクシミリ等に欠
くことのできない構成要素となっている。

以下、従来のディジクル位相同期装置について説明する
。

第４図は従来のディジタル位相同期装置のブロック図で
ある。第４図において、１は入力クロックと出力クロッ
クの位相を比較する位相比較器、２は位相比較器１の出
力を積分するループフィルタ、３はディジタル電圧制御
発振器でループフィルタ２の出力信号により制御されて
いる。

以上のように構成されたディジタル位相同期装置につい
て、以下その動作を説明する。

入力クロックに対する出力クロックの位相は位相比較器
１により比較され、位相進みまたは遅れ情報としてルー
プフィルタ２へ出力される。ループフィルタ２は位相比
較器１の出力信号を積分し、その積分結果にもとづきデ
ィジタル電圧制御発振器３を制御する。ディジタル電圧
制御発振器３はこの制御信号にもとづき入力クロックと
出力クロックの位相の同期をとる。

以上の動作について、入力クロツクと出力クロックの位
相が第６図に示すような関係にあるときの同期引き込み
過程を説明する。

まず、第５図＠）に示すように、入力クロックに対する
出力クロックの位相が時刻１　＝　１０において１８０
度より僅かに小さい値だけ進んでいる場合、位相比較器
１の出力はＨ信号を出力する。この状態がループフィル
タ２の積分特定数に相当する時間だけ続いたときにルー
プフィルタ２はディジタル電圧制御発振器３に位相を遅
らせるよう制御信号を出力する。その結果入力クロック
に対する出力クロックの位相は同図１　＝　１１に示す
ように位相差が縮小する。この動作を順次繰り返して、
時刻ｔ　＝＝　ｔ　４にて出力クロックが入力クロック
に同期する。

つぎに、第６図（ロ）に示すように、入力クロックに対
する出力クロックの位相が時刻１＝＝１０において１８
０度より僅かに小さい値だけ遅れている場合位相比較器
１はＬ信号を出力する。この状態がループフィルタ２の
積分時定数に相当する時間タケ続いたときにループフィ
ルタ２はディジクル電圧制御発振器３に位相を進めるよ
う制御信号を出力する。その結果入力クロックに対する
出力クロックの位相は時刻１　＝１１に示すように位相
差が縮小する。この動作を順次繰り返しｔ　＝　ｔ　４
において出力クロックが入力クロックに同期する。

この最大同期引き込み時間は、同期引き込み過程の経過
時間を横軸に、入力クロックと出力クロックの位相差を
縦軸にとって表すと第６図に示すように位相差１８０度
を最高に位相差と経過時間は比例して位相差は０度に近
づく。

このディジタル位相同期回路の重要な性能として、同期
状態の安定度と同期引き込み時間がある。

同期状態安定度の向上のためには、ループフィルタの積
分時定数を大きくするか、またはディジタル電圧制御発
振器の位相制御量を小さくとシ、同期引き込み時間を短
縮するためには、同期状態安定度を向上するときとは逆
にループフィルタの積分時定数を小さくするかディジタ
ル電圧制御発振器の位相制御量を大きくする方法がとら
れる。つまり、同期状態安定度の向上と同期引き込み時
間の短縮は相反する条件をもっている。

この同期状態安定度の向上と同期引き込み時間の短縮の
両方をみたすだめの手段の一例として従来の改良型のデ
ィジクル位相同期装置を第７図に示す。

第７図において、１は位相比較器、３はディジタル電圧
制御発振器でこれらは第４図に示しだ従来例の構成と同
じものであるので詳細な説明を省略する。１０は出力り
口、りの位相を９ｏ度遅らせる９ｏ度移相器、１１は９
０度移相器１０より出力されたクロックと入力クロック
を比較する移相比較器である。１２は出力クロックの位
相を９０度進ませる一９０度移相器、１３は一〇〇度移
相器１２より出力されたクロックと入力クロックを比較
する位相比較器である。１４は判定器で位相比較器１１
と１３の出力により入力クロックに対する出力クロック
の位相差が９０度より大きいかどうかを判定する。１５
は位相比較器１の出力を積分するループフィルタで、判
定器１４の出力信号により積分時定数を変えることがで
きる。

以上のように構成されたディジタル位相同期装置につい
て以下その動作を説明する。

入力クロックに対する出力クロックの位相は位相比較器
１により比較されるのと同時に９０度移相器１ｏ、位相
比較器１１、−９０度移相器１２、位相比較器１３、判
定器１４により位相差が±９０度以下かどうかが判定さ
れる。入力クロックと出力クロックの位相差が±９０度
以下である場合、９０度位相比較器１０と位相比較器１
１の組み合わせは位相比較器１１に入る位相差が０度〜
１８０度の範囲にあるため位相遅れ信号であるＬ信号を
、−９０度移相器１２と位相比較器１３の組み合わせは
位相比較器１３に入る位相差が一１８０度〜○度の範囲
にあるため位相進み信号であるＨ信号を出力する。判定
器１４はこの位相比較器１１の出力がＬ信号、位相比較
器１３の出力信号がＨであるとき位相差は９０度以下で
あると判定し、これ以外の組み合わせであるときは位相
差が９０度より太きいと判定する。ループフィルタ１５
は判定器１４の出力１言号により位Ａ″口差が９ｏ度以
下のときは積分時定数をτ１、位、ｌＳ目差が９ｏ度よ
り犬きい間は時定数をτ１よυも小さくτ２と決めこの
積分時定数に従って位相比較器１より出力される位相進
みまたは位相遅れ情報を積分し、その積分結果にもとづ
きディジタル電圧制御発振器３を制御するディジタル電
圧制御発振器３はこの制御信号により入カクロックと出
力クロックの位相の同期をとる。

以上の動作について、入力クロックと出力クロックの位
相が第８図に示すような関係にあるときの同期引き込み
過程を説明する。

第８図（イ）に示すように入力クロックに対する出力ク
ロックの位相が時刻ｔ−１ｏにおいて、１８０度より僅
かに小さい値だけ進んでいる場合、位相比較器１はＨ信
号を出力するのと同時にループフィルタ１６の積分時定
数は判定器１４の判定信号によりτ２となる。この状態
がループフィルタ１６の積分時定数τ２に相当する時間
線いたときにループフィルタ１５はディジタル電圧制御
発振器３に位相を遅らすよう制御信号を出力する。その
結果人力クロックに対する出力クロックの位相差は縮小
し、時刻ｔ−１１にての入力クロックに対する出力クロ
ックの位相進みは９ｏ度以下になる。このとき判定器１
４の判定信号が変化しループフィルタ１６は積分時定数
をτ２からτ１に切シ換え、前記と同様にディジタル電
圧制御発振器３に制御信号を出力し、時刻ｔ−１３にお
いて出力クロックが入力クロックに同期する。。

つぎに、第８図（ロ）に示すように、入力クロックに対
する出力クロックの位相が時刻１＝１０において１８０
度より僅かに小さい値だけ遅れている場合、位相比較器
１はＬ信号を出力するのと同時に判定器１４０判定信号
によりループフィルタ１５の積分時定数をτ２として時
刻ｔ＝ｔ１の入力クロックに対する出力クロックの位相
差が９０度以下になるまでディジクル電圧制御発振器３
に制御信号を出力する。入力クロックに対する出力クロ
ックの位相進みが９０度以下になると判定器１４の判定
信号によりループフィルタ１５の積分時定数をτ１とし
てディジタル電圧制御発振器３に制御信号を出力し、時
刻ｔ＝ｔ３において出力９　・　、 クロックが入力クロックに同期するまでこれを繰り返す
。

この同期引き込み時間を同期引き込み過程の経過時間を
横軸に、入力クロックと出力クロックの位相差を縦軸に
とって表すと第９図の実線に示すようになシ、最大同期
引き込み時間が点線で表した第４図従来例の最大同期引
き込み時間ｔ４よりｔ３に改善されているのがわかるが
、最大位相差は１８０度のままである。

発明が解決しようとする課題 しかしながら上記従来の構成では、同期引き込み時間を
短縮するために入出力クロックの位相差が所定の位相差
以下であるかどうかを判定するための回路、およびルー
プフィルタの積分時定数切換回路を用いており、前記し
た所定の位相差の値を下げることや積分時定数を小さく
することにより同期引き込み時間を短縮することはでき
るが、これらの所定の位相差の値を下げることや積分時
定数を小さくすることには限界があるため同期弓き込み
時間の短縮にも限界がある。

１゜ 本発明は上記従来の課題を解決し同期引き込み時間を短
縮し、かつ安定度の高い位相同期装置を提供するのを目
的とする。

課題を解決するための手段 本発明は上記目的を達成するために、電圧制御発振手段
と、前記電圧制御発振手段より出力される発振信号の位
相と入力信号との位相差が所定値・より大きいか否かを
判定する位相差判定手段と、前記位相差判定手段の出力
に応じて前記電圧制御発振手段出力発振の信号を反転さ
せるか否かを選択する反転手段と、前記反転手段の出力
信号と入力信号の位相を比較する位相比較制御手段とを
備えた構成となっている。

作用 本発明は上記した構成において、位相差判定手段と反転
手段によって、入力信号と発振信号との位相差が所定値
より大きい場合は電圧制御発振手段の発振信号を反転さ
せ、入力信号と発振信号とを逆位相で同期させ、前記反
転手段により反転した、入力と同位相の出力を得、入力
信号と発振信号との位相差が所定値以下の場合は入力信
号と発振信号とを同位相で同期させ、前記反転手段から
、反転しない、入力と同位相の出力を得るものである。

実施例 第１図は本発明の一実施例のディジクル位相同期回路の
ブロック図を示す。

第１図において、位相比較器１と、ループフィルタ２と
で位相比較制御手段を構成し、３は電圧制御発振手段で
あるディジタル電圧制御発振器で、これらは第４図に示
した従来例の構成と同じものであるので詳細な説明は省
略する。ディジタル電圧制御発振器３の出力信号を反転
させるインパーク４と、位相比較器６の出力信号に応じ
電圧制御発振器３の出力信号とインバータ４の出力信号
とのどちらかを選択するセレクタ５とで反転手段を構成
している。ディジタル電圧制御発振器３の出力信号の位
相を９０度遅らせる９０度移相器６と、９０度移相器６
より出力された信号と入力クロックを比較する位相比較
器７とで位相差判定手段を構成している。

以上のように構成された位相同期回路について、以下そ
の動作を説明する。

９０度移相器６、位相比較器７により入力クロックとデ
ィジクル電圧制御発振器３の出力信号の位４’ｌ差が９
０度より大きいかどうかを判定しセレクタ５に判定結果
を出力する。セレクタ５は入力クロックとディジクル電
圧制御発振器３の出力信号の位相差が９０度より大きい
ときはインパーク４の出力信号を選択し、位相差が９０
度以下のときはディジタル電圧制御発振器３の出力を選
択する。位相比較器１は入力クロックとセレクタ５の出
力信号の位相を比較する。ループフィルタ２は位相比較
器１の出力信号を積分し、その積分結果にもとづきディ
ジタル電圧制御発振器３を制御する。ディジクル電圧制
御発振器３はこの制御信号にもとづき入力クロックと出
力クロックの位相の同期をとる。

まず、第２図（イ）に示すように入力クロックに対する
ディジクル電圧制御発振器３の出力信号の位１３・＼　
７ 相が時刻１＝１０［おいて９０度より僅かに大きな値だ
け進んでいる場合、位相比較器１はＨ信号を出力するの
と同時にセレクタ６は位相比較器７の出力信号Ｈにより
インパーク４の出力信号を選択する。位相比較器１の出
力信号はループフィルタ２に入力され、この状態が積分
時定数に相当する時間続いたときループフィルタ２はデ
ィジタル電圧制御発振器３に位相を進めるよう制御信号
を出力する。その結果人力クロックに対するディジタル
電圧制御発振器３の出力信号の位相は時刻ｔｔ２におい
て反転位相で同期する。このときセレクタ６は位相比較
器７の出力信号がＨであるため、ディジタル電圧制御発
振器３の出力の反転信号であるインバータ４の出力信号
を選択しているため、出力クロックは入力クロックと同
相で同期する。

つぎに、第２図（ロ）に示すように入力クロックに対す
るディジクル電圧制御発振器３の出力信号の位相が時刻
１＝１０において９ｏ度より僅かに小さい値だけ進んで
いる場合、位相比較器１ばＨ信１４１、 号を出力するのと同時にセレクタ６は位相比較器７の出
力信号りによりディジクル電圧制御発振器３の出力信号
を選択する。位相比較器１の出力信号はループフィルタ
２に入力され、この状態が積分時定数に相当する時間続
いたときループフィルタ２はディジクル電圧制御発振器
３に位相を遅らすよう制御信号を出力する。その結果入
力クロックに対するディジタル電圧制御発振器３の出力
信号の位相は時刻ｔ＝＝ｔ２において同位相で同期する
。このときセレクタ５は位相比較器７の出力信号がＬで
あるため、ディジタル電圧制御発振器３の出力を選択し
出力クロックは入力クロックと同相で同期する。

前記の同期引き込み過程とは逆に初期状態においてディ
ジクル電圧制御発振器３の出力信号が入力クロックより
も位相が遅れている場合も位相が進んでいる場合と同様
の動作をし位相差が９０度より大きいときは位相比較器
７の出力により、セレクタ５がインパーク４の出力を選
択し、ディジタル電圧制御発振器３の出力信号が入カク
ロツク１５　、 と逆相で同期しディジタル電圧制御発振器３の反転信号
が出力クロックとなり、位相差が９０度以下のときには
ディジタル電圧制御発振器３の出力信号が入力クロック
と同相で同期しディジタル電圧制御発振器３の出力信号
が出力クロックとなるため出力クロックはいずれの場合
にも入力クロックと同相で出力されるように動作する。

この最大同期引き込み時間を同期引き込み過程の経過時
間を横軸に、入力クロックと出力クロックの位相差を縦
軸にとって表すと第３図の実線に示すようになる。第３
図において１４は第４図に示す従来のディジタル位相同
期装置の最大同期引き込み時間、ｔ３は第７図に示すデ
ィジタル位相同期装置改良型の最大同期引き込み時間、
ｔ２は本発明のディジタル位相同期装置の最大同期引き
込み時間を表す。第３図に示すように最大同期引き込み
時間がｔ４から１２に改善されている。

なお本発明ではディジクル信号を用いたが、これはアナ
ログ信号でも実現可能である。

また９０度移相器６の位相は＋９０度の場合で説明した
が、−９０度の場合はセレクタ５の動作を逆転しで考え
ればよい。

発明の効果 以上述べたように本発明の位相同期装置は、電圧制御発
振手段と、前記電圧制御発振手段より出力される発振信
号の位相と入力信号の位相が所定値より大きいか否かを
判定する位相差判定手段と、前記位相差判定手段の出力
に応じて前記電圧制御発振手段の発振出力信号を反転さ
せるか否かを選択する反転手段と、前記反転手段の出力
信号と入力信号の位相を比較して電圧制御発振手段を制
御する位相比較制御手段を備えたものであり、入力信号
と発振信号との位相差が所定値より大きい場合、入力信
号と発振信号とを逆位相で同期させ、入力信号と発振信
号との位相差が所定値以下の場合は入力信号と発振信号
とを同位相で同期させるが、入力信号と発振信号が逆位
相で同期している場合は、前記電圧制御発振手段出力の
反転信号が出力されるようにしたことにより、最大同期
引き込み時間を積分時定数や位相制御量の値等を変え１
７　・ ることなく最高約半分にまで短縮することができる実用
効果大なるものである。

【図面の簡単な説明】

第１図は本発明の一実施例のディジタル位相同期装置の
ブロック図、第２図は同じくタイムチャート図、第３図
は同じく最大同期引き込み時間図、第４図は従来例のデ
ィジタル位相同期装置のブロック図、第６図は同じくタ
イムチャート図、第６図は同じく最大同期引き込み時間
図、第７図は従来例のディジタル位相同期装置改良型の
ブロック図、第８図は同じくタイムチャート図、第９図
は同じく最大同期引き込み時間図である。 １．７・・・・・・位相比較器、２・・・・・・ループ
フィルタ、３・・・・・・ディジタル電圧制御発振器、
４・・・・・・インバータ、５・・・・・・セレクタ、
６・川・・９０度移相器。 代理人の氏名　弁理士　粟　野　重　孝　はが１名味 イ田代へρンへ塑蛮ぺ ｑフ 熔ン 込 ト ／は

Claims (1)

【特許請求の範囲】
1. 電圧制御発振手段と、前記電圧制御発振手段より出力さ
   れる発振信号の位相と入力信号との位相差が所定値より
   大きいか否かを判定する位相差判定手段と、前記位相差
   判定手段の出力に応じて前記電圧制御発振手段の発振出
   力信号を反転させるか否かを選択する反転手段と、前記
   反転手段の出力信号と入力信号の位相を比較して、前記
   電圧制御発振手段の位相を制御する位相比較制御手段と
   を備えた位相同期装置。