JPH0342737B2 - - Google Patents
Info
- Publication number
- JPH0342737B2 JPH0342737B2 JP58178283A JP17828383A JPH0342737B2 JP H0342737 B2 JPH0342737 B2 JP H0342737B2 JP 58178283 A JP58178283 A JP 58178283A JP 17828383 A JP17828383 A JP 17828383A JP H0342737 B2 JPH0342737 B2 JP H0342737B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock signal
- signal
- output
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、デイジタル信号の位相同期方式に関
するものである。
するものである。
従来の、発振器周波数分周式のデイジタル信号
の位相同期方式では、入力信号と出力クロツク信
号の２信号を位相比較器に入力し、その位相比較
器出力として位相遅れ、位相進みの２状態が得ら
れるようにしている。従つて、位相比較器の次段
にループフイルターを設け、位相遅れ、または位
相進みの出力信号数をカウントしその２状態の偏
位の方向により位相を進ませるか、遅らせるかの
制御を行ない、位相同期を図るものであつた。
の位相同期方式では、入力信号と出力クロツク信
号の２信号を位相比較器に入力し、その位相比較
器出力として位相遅れ、位相進みの２状態が得ら
れるようにしている。従つて、位相比較器の次段
にループフイルターを設け、位相遅れ、または位
相進みの出力信号数をカウントしその２状態の偏
位の方向により位相を進ませるか、遅らせるかの
制御を行ない、位相同期を図るものであつた。
ところが、この方式であると、出力クロツク位
相が入力信号位相に同期しているにもかかわら
ず、入力信号のジツタが小さい場合には位相比較
器は位相遅れ（または位相進み）信号を連続して
出力するために、ループフイルター出力としては
出力クロツクを入力信号位相の方向に位相補正さ
せる信号を発生する。すると、出力クロツクの位
相は、入力信号位相を追い越して今度は逆に位相
進み（または位相遅れ）信号のみを出力するた
め、出力位相は再び入力信号位相の反対側に戻る
ことになる。これを繰り返すため、出力クロツク
は１回の位相補正量Δ（発振器周波数の１周期幅
をΔとする）の振幅で入力信号の位相の前後を常
に振動し続ける。さらに、入力信号周波数とクロ
ツク抽出回路内の発振周波数との周波数ずれが存
在するため、ずれの方向にΔ幅で振動しながら移
動するので、出力ジツタとしては±Δ（幅2Δ）と
大きくなる欠点があつた。
相が入力信号位相に同期しているにもかかわら
ず、入力信号のジツタが小さい場合には位相比較
器は位相遅れ（または位相進み）信号を連続して
出力するために、ループフイルター出力としては
出力クロツクを入力信号位相の方向に位相補正さ
せる信号を発生する。すると、出力クロツクの位
相は、入力信号位相を追い越して今度は逆に位相
進み（または位相遅れ）信号のみを出力するた
め、出力位相は再び入力信号位相の反対側に戻る
ことになる。これを繰り返すため、出力クロツク
は１回の位相補正量Δ（発振器周波数の１周期幅
をΔとする）の振幅で入力信号の位相の前後を常
に振動し続ける。さらに、入力信号周波数とクロ
ツク抽出回路内の発振周波数との周波数ずれが存
在するため、ずれの方向にΔ幅で振動しながら移
動するので、出力ジツタとしては±Δ（幅2Δ）と
大きくなる欠点があつた。
本発明は前述の従来技術の欠点に鑑みなされた
ものであつて、周波数ずれがない場合の出力ジツ
タをほぼ０とし、周波数ずれがある場合でも出力
ジツタの幅を半減させることのできる位相同期方
式を提供することを目的とする。
ものであつて、周波数ずれがない場合の出力ジツ
タをほぼ０とし、周波数ずれがある場合でも出力
ジツタの幅を半減させることのできる位相同期方
式を提供することを目的とする。
本発明は、出力クロツク信号と、これを位相補
正の幅だけ遅延させたクロツク信号の２クロツク
信号を、入力信号と共に位相比較器に入力し、入
力信号との位相比較をして、前記２つのクロツク
信号の位相の間に入力信号位相がある場合には同
期状態とし、そのときには位相補正のための位相
比較出力カウントはしないことにより上記目的を
達成したものである。
正の幅だけ遅延させたクロツク信号の２クロツク
信号を、入力信号と共に位相比較器に入力し、入
力信号との位相比較をして、前記２つのクロツク
信号の位相の間に入力信号位相がある場合には同
期状態とし、そのときには位相補正のための位相
比較出力カウントはしないことにより上記目的を
達成したものである。
以下、添付図に従つて本発明の一実施例を詳述
する。図中、１は位相比較器で、入力信号（IN）
と、クロツク信号Ｐと、シフトレジスタ４の出力
信号Ｑが入力してある。２はアツプ／ダウンカウ
ンタで、位相比較器１の出力をカウントする。３
は、アツプ／ダウンカウンタ２の出力を得、発振
器５よりの出力パルスを入力とする分周比可変の
周波数分周器である。４はシフトレジスタで、発
振器５よりの出力パルスと周波数分周器３の出力
信号を入力とし、位相をΔだけ遅延させたクロツ
クＱを出力するものである。
する。図中、１は位相比較器で、入力信号（IN）
と、クロツク信号Ｐと、シフトレジスタ４の出力
信号Ｑが入力してある。２はアツプ／ダウンカウ
ンタで、位相比較器１の出力をカウントする。３
は、アツプ／ダウンカウンタ２の出力を得、発振
器５よりの出力パルスを入力とする分周比可変の
周波数分周器である。４はシフトレジスタで、発
振器５よりの出力パルスと周波数分周器３の出力
信号を入力とし、位相をΔだけ遅延させたクロツ
クＱを出力するものである。
同回路構成によると、発振器５より出力される
周波数を分周器３によりＮ分周し、入力信号周波
数とほぼ等しい周波数を出力クロツクＰとする。
その出力クロツクＰが入力されるシフトレジスタ
４は、出力クロツクＰを発振器５よりの１パルス
分だけシフトし、位相をΔだけ遅延させたクロツ
クＱを出力（発振周波数の１パルス周期の長さを
Δとする）する。この出力クロツクＰと遅延した
クロツクＱの２つを位相比較器１に入力し、入力
信号INとの間で位相を比較する。そして、その
比較結果、遅延クロツクＱの位相が入力信号IN
の位相より進んでいる場合は進み状態である旨の
出力が、入力信号INの位相が出力クロツクＰの
位相と遅延クロツクＱの位相の間にあるときは同
期状態である旨の出力が、また、出力クロツクＰ
の位相が入力信号INの位相より遅れているとき
は遅れ状態である旨の出力がアツプ／ダウンカウ
ンタ２に送られる。そこで、アツプ／ダウンカウ
ンタ２は進み、遅れ状態の信号数のみカウント
し、カウント数が予め設定した値に達すると位相
補正を行なう。位相補正は、進み状態であれば分
周比をＮ＋１として出力位相をΔだけ遅らせ、ま
た、遅れ状態であれば分周比をＮ−１として出力
位相をΔだけ進めるように制御する。したがつ
て、入出力位相差がクロツクパルスの１パルス内
であれば同期状態として処理し、位相進み、遅れ
のカウントを行なわず、位相補正信号は出力しな
いようにしてあるので、周波数ずれのないときの
出力クロツクのジツタをほぼ０とすることができ
る。
周波数を分周器３によりＮ分周し、入力信号周波
数とほぼ等しい周波数を出力クロツクＰとする。
その出力クロツクＰが入力されるシフトレジスタ
４は、出力クロツクＰを発振器５よりの１パルス
分だけシフトし、位相をΔだけ遅延させたクロツ
クＱを出力（発振周波数の１パルス周期の長さを
Δとする）する。この出力クロツクＰと遅延した
クロツクＱの２つを位相比較器１に入力し、入力
信号INとの間で位相を比較する。そして、その
比較結果、遅延クロツクＱの位相が入力信号IN
の位相より進んでいる場合は進み状態である旨の
出力が、入力信号INの位相が出力クロツクＰの
位相と遅延クロツクＱの位相の間にあるときは同
期状態である旨の出力が、また、出力クロツクＰ
の位相が入力信号INの位相より遅れているとき
は遅れ状態である旨の出力がアツプ／ダウンカウ
ンタ２に送られる。そこで、アツプ／ダウンカウ
ンタ２は進み、遅れ状態の信号数のみカウント
し、カウント数が予め設定した値に達すると位相
補正を行なう。位相補正は、進み状態であれば分
周比をＮ＋１として出力位相をΔだけ遅らせ、ま
た、遅れ状態であれば分周比をＮ−１として出力
位相をΔだけ進めるように制御する。したがつ
て、入出力位相差がクロツクパルスの１パルス内
であれば同期状態として処理し、位相進み、遅れ
のカウントを行なわず、位相補正信号は出力しな
いようにしてあるので、周波数ずれのないときの
出力クロツクのジツタをほぼ０とすることができ
る。
上述の実施例からも明らかなように本発明によ
れば、出力クロツク信号と、そのクロツク信号を
位相補正の幅（発振器の周波数１周期分の幅）だ
け遅延させたクロツク信号の２クロツク信号を入
力信号と共に位相比較器に入力し、入力信号との
位相比較をして前記２つのクロツク信号の位相の
間に入力信号の位相があるか否かを識別し、ある
ときを同期状態として位相補正信号は出力しない
ようにしたものであるから、周波数ずれがないと
きの出力クロツクのジツタをほぼ０とすることが
でき、また周波数ずれがある場合でも、出力クロ
ツクのジツタを従来の半分にすることができ、出
力ジツタ幅を減少させる効果がある。
れば、出力クロツク信号と、そのクロツク信号を
位相補正の幅（発振器の周波数１周期分の幅）だ
け遅延させたクロツク信号の２クロツク信号を入
力信号と共に位相比較器に入力し、入力信号との
位相比較をして前記２つのクロツク信号の位相の
間に入力信号の位相があるか否かを識別し、ある
ときを同期状態として位相補正信号は出力しない
ようにしたものであるから、周波数ずれがないと
きの出力クロツクのジツタをほぼ０とすることが
でき、また周波数ずれがある場合でも、出力クロ
ツクのジツタを従来の半分にすることができ、出
力ジツタ幅を減少させる効果がある。
添付図は本発明の一実施例を説明するための回
路ブロツク図である。 １……位相比較器、２……アツプ／ダウンカウ
ンタ、３……周波数分周器、４……シフトレジス
タ、５……発振器。
路ブロツク図である。 １……位相比較器、２……アツプ／ダウンカウ
ンタ、３……周波数分周器、４……シフトレジス
タ、５……発振器。
Claims (1)
- １ 入力信号とクロツク信号と遅延クロツク信号
を受け、該入力信号と該クロツク信号及び遅延ク
ロツク信号の位相を比較して、位相の遅れ、同
期、進みの３状態を判別し該位相比較に応じた信
号を出力する位相比較器と、該位相比較器の出力
をカウントするアツプ／ダウンカウンタと、発振
器と、該発振器及び上記アツプ／ダウンカウンタ
の出力を受け、該発振器の発振周波数を分周し、
上記入力信号の周波数とほぼ等しい周波数の上記
クロツク信号を出力する周波数分周器と、上記発
振器及び上記周波数分周器の出力信号を受け、該
発振器の発振周波数１周期分の幅だけ遅延した上
記遅延クロツク信号を生成するレジスタとを具
え、上記遅延クロツク信号の位相が上記入力信号
の位相より進んでいる時上記クロツク信号の位相
を遅らせ、上記クロツク信号の位相が上記入力信
号の位相より遅れている時上記クロツク信号の位
相を進め、上記入力信号の位相が上記クロツク信
号の位相と上記遅延クロツク信号の位相の間にく
るようにかつ上記以外は上記クロツク信号の位相
を保つように、上記周波数分周器の分周比を発振
周波数１周期分の単位で制御して上記入力信号と
上記クロツク信号の同期をとることを特徴とする
デイジタル信号位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58178283A JPS6072345A (ja) | 1983-09-28 | 1983-09-28 | デイジタル信号位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58178283A JPS6072345A (ja) | 1983-09-28 | 1983-09-28 | デイジタル信号位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6072345A JPS6072345A (ja) | 1985-04-24 |
| JPH0342737B2 true JPH0342737B2 (ja) | 1991-06-28 |
Family
ID=16045756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58178283A Granted JPS6072345A (ja) | 1983-09-28 | 1983-09-28 | デイジタル信号位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072345A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH084262B2 (ja) * | 1986-03-31 | 1996-01-17 | 日本電気株式会社 | ビツト同期回路及び方法 |
| JPH0728278B2 (ja) * | 1986-05-19 | 1995-03-29 | 株式会社日立製作所 | 同期信号抽出回路 |
| JPS63229934A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | タイミングｐｌｌ方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56116755U (ja) * | 1980-02-05 | 1981-09-07 |
-
1983
- 1983-09-28 JP JP58178283A patent/JPS6072345A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6072345A (ja) | 1985-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780889A (en) | Device for relocking one or a number of identical or submultiple binary data signal trains on a synchronous reference clock signal | |
| JPS62230118A (ja) | デジタル位相同期ル−プ回路 | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| JPH0342737B2 (ja) | ||
| JPS59143444A (ja) | デイジタルフエ−ズロツクドル−プ回路 | |
| JPH07120942B2 (ja) | Ｐｌｌ回路 | |
| JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
| JPS61167224A (ja) | デジタル位相同期回路 | |
| JPH01228325A (ja) | ディジタル位相周期ループ回路 | |
| JPS6346814A (ja) | デイジタル位相同期回路 | |
| JP2979811B2 (ja) | クロック出力回路 | |
| JPH02153627A (ja) | 位相同期ループ装置 | |
| JP2600668B2 (ja) | クロツク再生回路 | |
| JPS6367823A (ja) | デイレ−ラインによるｄｐｌｌ | |
| JP2571137B2 (ja) | フレーム単位処理系用ｐｌｌ | |
| JPH05199498A (ja) | クロツク発生回路 | |
| JPH03235420A (ja) | 位相同期回路 | |
| JPS60190024A (ja) | デイジタル位相同期回路 | |
| JPS5933951A (ja) | デイジタル位相同期方式 | |
| JP2531805B2 (ja) | デジタルｐｌｌ回路 | |
| JPS6367022A (ja) | 位相同期回路 | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JPH03256410A (ja) | 周波数シンセサイザ | |
| JPS6141226A (ja) | 従属同期型分周器 | |
| JPH0732464B2 (ja) | Ｐｌｌ回路 |