JPH0451584A - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JPH0451584A
JPH0451584A JP2160911A JP16091190A JPH0451584A JP H0451584 A JPH0451584 A JP H0451584A JP 2160911 A JP2160911 A JP 2160911A JP 16091190 A JP16091190 A JP 16091190A JP H0451584 A JPH0451584 A JP H0451584A
Authority
JP
Japan
Prior art keywords
circuit pattern
patterns
individual
closed circuit
closed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2160911A
Other languages
English (en)
Other versions
JP2630023B2 (ja
Inventor
Tomihiro Kimura
木村　富宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2160911A priority Critical patent/JP2630023B2/ja
Publication of JPH0451584A publication Critical patent/JPH0451584A/ja
Application granted granted Critical
Publication of JP2630023B2 publication Critical patent/JP2630023B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、電源、信号に係る各配線パターンが、電磁
遮蔽用閉回路パターンを横切るときは、これを立体交差
方式にして電磁遮蔽効果を阻害しないようにしたプリン
ト配線板に関する。
【従来の技術】
従来、プリント配線板で、外部のノイズの影響を抑止な
いし抑制するため、電磁遮蔽用の閉回路パターンを表面
に形成し、これに接するように遮蔽カバーを設置するこ
とがおこなわれる。その場合、電源、信号に係る各配線
パターンが、電磁遮蔽用閉回路パターンを横切る必要が
あるとき、次のような方式がとられた。 第２図は一従来例の要部の断面図である。同図において
、基板１の上側表面に電源に係る配線パターン１５や、
信号に係る配線パターン１６が、閉回路パターン２を横
切るとき、各ジャンパ線１７．１８を介しておこなう。 この各ジャンパ線１７．１８を通すために、遮蔽カバー
１３の対応箇所に中空部１３ａをあける必要がある。な
お、基板１の下側の表面の閉回路パターン２は、電源、
信号に係る各配線パターンが横切ることがないから、遮
蔽カバー４には中空部をあける必要がない。 第３図は別の従来例の要部の断面図、第４図は同じくそ
の平面図である。この別の従来例では、閉回路パターン
は、電源、信号に係る各配線パターンが横切る箇所だけ
中断される。第４図に示すように、閉回路パターン２２
は、電源、信号に係る各配線パターン２５，２６．２７
が横切る箇所が中断される。また、閉回路パターン２２
に対応する遮蔽カバー２３には、各配線パターン２５．
２６．２７が横切る箇所に中空部２３ａがあけられる。
【発明が解決しようとする課題】
一従来例では、一つにはジャンパ線を必要とするから、
その配線のための工数がかかること、もう一つには遮蔽
カバーにはジャンパ線通過用の中空部を必要とするから
、その分だけ遮蔽効果が低下すること、等の欠点がある
。 別の従来例では、閉回路パターンが、電源、信号に係る
各配線パターンの横切る箇所が一部だけ中断されるとと
もに、その箇所で遮蔽カバーに中空部があけられるから
、電磁遮蔽効果がそれだけ低下するという欠点がある。 この発明の課題は、従来の技術がもつ以上の問題点を解
消し、電源、信号に係る各配線パターンが、電磁遮蔽効
果を阻害することなく、！磁遮蔽用閉回路パターンを横
切ることのできるプリント配線板を提供することにある
。
【課題を解決するための手段】
この課題を解決するために、本発明に係るプリント配線
板は、 基板表面に形成された１１Ｍ１遮蔽用閉回路パターンと
立体交差するように、この閉回路パターンをくぐる形で
基板内部に形成される部分を有する電源。 信号に係る各配線パターンを備える。 に作用】 電源、信号に係る各配線パターンは、電磁遮蔽用閉回路
パターンを横切るとき、この横切る部分が閉回路パター
ンと立体交差するように、これをくぐる形で基板内部に
形成される。したがって、閉回路パターンに対応して設
置される遮蔽カバーの一部に、各配線パターン貫通用の
中空部をあける必要がない。
【実施例】
本発明に係るプリント配線板の実施例について図面を参
照しながら説明する。第１図は、この実施例の要部の断
面図である。同図において、１は基板、２は電磁遮蔽用
閉回路パターンで、基板ｌの上下の各表面に形成される
。３，４はそれぞれ遮蔽カバーで、その縁面が対応する
各閉回路パターン２に接して設けられる。５．６はそれ
ぞれ電源、信号に係る各配線パターンである。 この各配線パターン５．６は、それぞれ表面に形成され
た各ランド５ａ、６ａと、基板１の内部に形成された各
スルーホール５ｂ、６ｂと、同じくその接続導体として
の各パターン５ｃ、６ｃとからなる。言いかえれば、各
配線パターン５．６は、閉回路パターン２をくぐる形で
、これと立体交差するように形成される。 したがって、閉回路パターン２に中断箇所を設ける必要
がな（、また遮蔽カバー３に中空部をあける必要がない
、その結果、プリント配線板の電磁遮蔽効果が阻害され
ない。 【発明の効果］ 以上説明したように、この発明においては、電源、信号
に係る各配線パターンは、電磁遮蔽用閉回路パターンを
横切るとき、この横切る部分が閉回路パターンと立体交
差するように、これをくぐる形で基板内部に形成され、
閉回路パターンに対応して設置される遮蔽カバーの一部
に、各配線パターン貫通用の中空部をあける必要がない
。したかって、この発明によれば、従来技術に比べて、
■電磁遮蔽効果が阻害されることがない、■とくにジャ
ンパ線方式に比べてコスト低減が図れる、というすぐれ
た効果がある。
【図面の簡単な説明】
第１図は本発明に係る実施例の要部の断面図、第２図は
一従来例の要部の断面図、 第３図は別の従来例の要部の断面図、 第４図は同じくその平面図である。 符号説明 １一基板、２：閉回路パターン、 ３．４：遮蔽カバー、５，６：配線パターン、５ａ、６
ａ　　：ランド、５ｂ、６ｂ　　ニスルーホール、不 図 吊 回

Claims (1)

    【特許請求の範囲】
  1. １）基板表面に形成された電磁遮蔽用閉回路パターンと
    立体交差するように、この閉回路パターンをくぐる形で
    基板内部に形成される部分を有する電源，信号に係る各
    配線パターンを備えることを特徴とするプリント配線板
    。
JP2160911A 1990-06-19 1990-06-19 プリント配線板 Expired - Lifetime JP2630023B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2160911A JP2630023B2 (ja) 1990-06-19 1990-06-19 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2160911A JP2630023B2 (ja) 1990-06-19 1990-06-19 プリント配線板

Publications (2)

Publication Number Publication Date
JPH0451584A true JPH0451584A (ja) 1992-02-20
JP2630023B2 JP2630023B2 (ja) 1997-07-16

Family

ID=15724991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2160911A Expired - Lifetime JP2630023B2 (ja) 1990-06-19 1990-06-19 プリント配線板

Country Status (1)

Country Link
JP (1) JP2630023B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475567A (en) * 1993-12-20 1995-12-12 Delco Electronics Corp. Method for hermetically sealing a single layer ceramic thick film electronic module
US6404297B2 (en) * 1999-07-15 2002-06-11 Hewlett-Packard Company Electromagnetic interference blocking power bus bar

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192191A (ja) * 1988-01-27 1989-08-02 Mitsubishi Electric Corp プリント配線基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192191A (ja) * 1988-01-27 1989-08-02 Mitsubishi Electric Corp プリント配線基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475567A (en) * 1993-12-20 1995-12-12 Delco Electronics Corp. Method for hermetically sealing a single layer ceramic thick film electronic module
US6404297B2 (en) * 1999-07-15 2002-06-11 Hewlett-Packard Company Electromagnetic interference blocking power bus bar

Also Published As

Publication number Publication date
JP2630023B2 (ja) 1997-07-16

Similar Documents

Publication Publication Date Title
US5955704A (en) Optimal PWA high density routing to minimize EMI substrate coupling in a computer system
JPH0451584A (ja) プリント配線板
JPH0227836B2 (ja)
JPS6240457Y2 (ja)
JPH0290587A (ja) プリント基板
JP2615873B2 (ja) 多層板におけるクロストーク遮蔽回路
JPH0421231Y2 (ja)
JPS6212986A (ja) 磁気バブルメモリデバイスのパツケ−ジ
JPS6390189A (ja) プリント配線板の配線パタ−ン
JPH0548245Y2 (ja)
JPH0423490A (ja) 多層配線基板
JP2519068B2 (ja) プリント配線板
JPH04361588A (ja) プリント基板
JPH0578198B2 (ja)
JPH0325993A (ja) プリント配線基板
JPH0349300A (ja) プリント板
JPH02224363A (ja) ピングリッドアレイ集積回路ケース
JPH08148206A (ja) 音声信号処理装置の入出力装置
JPH04142795A (ja) 多層配線基板
JPH02295183A (ja) プリント配線板
JPH08288609A (ja) プリント配線基板
JPS61112395A (ja) 混成集積回路
KR20050097644A (ko) 반도체 장치의 구동 방법
JPH0223696A (ja) プリント板のペア線パターンの形成方法
JPS61220398A (ja) 多層印刷配線板