JPH0366211A - 高周波トランジスタの整合回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波高出力増幅器に用いるトランジスタの人
出力の整合状態を、容易に、損失少なく、かつ安価に、
調整できる高周波トランジスタの整合回路に関するもの
である。

従来の技術 高周波用トランジスタの人出力インピーダンスは、一般
に主線路マイクロストリップラインの特性インピーダン
ス（５０オーム）に一致しない。電気信号を効率良く増
幅するためには、トランジスタの入出力インピーダンス
と、入出力それぞれの主線路マイクロストリップライン
のインピーダンスができるだけ一致して、その点におけ
る反射ができるだけ少なくなるほど好ましい。とくに高
周波高出力用トランジスタの入出力インピーダンスは、
５０オームよりもはるかに低いので、通常、入出力主線
路マイクロストリップラインに並列にインピーダンスの
低い素子を挿入して、インピーダンスの整合をとるよう
にしている。先端開放マイクロストリップライン（オー
プンスタブ）のインピーダンス、Ｚｏｓは、 Ｚｏｓ＝−ｊ−ｃｏｔ　　βＬ（１） 但し、β＝２π／λ、λは整合をとろうとしている周波
数におけるマイクロストリップライン上での波長、 Ｌはマイクロストリップラインの長さ、で与えられる。

したがって、ＺｏｓはβＬがπ／２、すなわち、Ｌがλ
／４に近づくにつれ小さくなり、適当な値を選ぶことに
より、トランジスタとの整合をとることができる。

この方法による従来の高周波増幅器の代表的構成を第４
図に示す。

第４図において、１０１は電界効果トランジスタ（ＦＥ
Ｔ）、１０２は入力整合回路基板、１０３は出力整合回
路基板、１０４は入力端子に接続されるマイクロストリ
ップラインで構成された主線路、１０５は出力端子に接
続されるマイクロストリップラインで構成された主線路
、１０６は前記トランジスタと前記入力整合回路基板を
接続するワイヤー、１０７は前記トランジスタと前記出
力整合回路基板を接続するワイヤー　４０１は人力整合
回路を形成するオープンスタブ、４０２は出力整合回路
を形成するオープンスタブ、４０３．４０４はオープン
スタブの長さを調整するための島状電極（パッド）、４
０５．４０６はオープンスタブと調整用パッドを接続す
るためのワイヤーである。この構造において、入力整合
回路および出力整合回路の調整は、オープンスタブに調
整用パッドをワイヤーで接続することにより、実質的に
オープンスタブの長さを調整することによって行ってい
る。

この方式をさらに改良したものとして、整合用チップコ
ンデンサを用いたものが知られており、その代表的構造
を第５図に示す。第５図において、１０１は電界効果ト
ランジスタ（ＦＥＴ）、５０１は入力整合調整回路基板
、５０２は出力整合調整回路基板、１０４は入力端子に
接続されるマイクロストリップラインで構成された主線
路、１０５は出力端子に接続されるマイクロストリップ
ラインで構成された主線路、５０３は人力インピーダン
ス整合用チップコンデンサ、５０４は出力インピーダン
ス整合用チップコンデンサで、５０３．５０４のチップ
コンデンサはともに、下電極はアースされている台座の
上に接続され、上電極はワイヤーでトランジスタと入出
力整合調整回路基板の主線路マイクロストリップライン
に接続されている。５０５．５０６は前記トランジスタ
と前記チップコンデンサを接続するワイヤー、５０７．
５０８は、前記チップコンデンサと前記入出力整合調整
回路基板の主線路マイクロストリップラインを接続する
ワイヤーである。５０９．５１０は入出力整合を調整す
るためのパッド、５１１．５１２は主線路マイクロスト
リップラインと調整用パッドを接続するためのワイヤー
である。この構造において、入出力整合はチップコンデ
ンサとそれを接続しているワイヤーのインダクタンスで
主に整合をとるようにし、補助的に入出力整合調整回路
基板において、調整用パッドをワイヤーで接続すること
により行っている。

発明が解決しようとする課題 しかし、第１の従来例に示す調整方法では、インピーダ
ンスの低い高周波高出力ＦＥＴの整合をとるのは困難で
ある。主線路のインピーダンスは一般に５０オームであ
り、これに対して高周波高出力ＦＥＴのインピーダンス
は一般に数オームもしくは１オーム以下となっている。

したがって、これを整合させるためには、主線路とアー
ス間にかなり静電容量の大きいコンデンサを挿入するこ
とが必要となる。実施例１に示したオープンスタブでこ
れを実現するためには、（１）式より容易にわかるよう
に、オープンスタブの長さを、整合をとろうとしている
周波数の１／４波長にかなり近い長さにする必要がある
。しかしオープンスタブのインピーダンスは、ｃｃ＋ｔ
βＬで変化し、１／４波長付近では、スタブ長がわずか
に変化してもその値は大きく変化することになり、実際
の調整は極めて困難となる。したがって第１の実施例の
方法は、高周波高出力ＦＥＴ）ランジスタの整合をとる
のには適していない。

また第２の従来例に述べた構成の場合、大きいチップコ
ンデンサを接続するため、第１の従来例よりも、インピ
ーダンスの低い高周波高出力ＦＥＴとの整合をとりやす
いが、チップコンデンサの静電容量の値を微調整するの
が困難であり、そこで入出力整合回路基板上にオープン
スタブを形威し、このオープンスタブの長さを微調整す
ることによって、整合微調整を行う必要がある。また整
合用コンデンサは、主線路とアース間に挿入されるため
、信号の伝送損失を少なくするためには、誘電体損失な
どコンデンサとしての損失のきわめて小さいことが要求
され、そのため必然的に高価なものとなる。さらに製造
する上でチップを実装するため工数が増し、またチップ
取り付は部が別にいるなどから小型高集積化が困難であ
り、その結果製造コストも高くなる。

課題を解決するための手段 本発明は上記課題を解決するため、トランジスタの入出
力インピーダンス整合回路において、主線路とアース間
に薄膜コンデンサもしくはインターデジタルコンデンサ
とマイクロストリ・ンブラインの直列回路を有し、前記
マイクロストリップラインの実質的長さを調整すること
によって、前記トランジスタとの整合状態を調整できる
ようにしたものである。

作用 本発明は上記した槽底により、インピーダンスの低い高
周波高出力トランジスタの整合をとるのが容易であり、
また整合用コンデンサの損失に基づく信号の伝送損失を
小さくすることができ、さらに実装工数が少なく、小型
集積化が可能であり、製造コストの安い高周波トランジ
スタの整合回路を提供するものである。

実施例 以下本発明の高周波増幅器の整合回路の実施例について
、図面を参照しながら説明する。

第１図は本発明の高周波トランジスタの整合回路の構造
の１実施例を示したものである。第１図において、１０
１は電界効果トランジスタ（ＦＥＴ）、１０２は入力整
合回路基板、１０３は出力整合回路基板、１０４は入力
端子に接続されるマイクロストリップラインで槽底され
た主線路、１０５は出力端子に接続されるマイクロスト
リップラインで槽底された主線路、１０６は前記トラン
ジスタと前記入力整合回路基板を接続するワイヤー、１
０７は前記トランジスタと前記出力整合回路基板を接続
するワイヤー、１０８は入力整合用薄膜コンデンサ、１
０９は出力整合用薄膜コンデンサ、１１０．１１１は一
端を前記薄膜コンデンサの主線路に接続されていない側
の電極に接続されたマイクロストリップラインで、その
他端は開放となっている。１１２と１１３は、アース端
子であり、前記先端開放マイクロストリップライン１１
０．１１１とそれぞれワイヤー１１４．１１５によって
適当な位置で接続されている。入出力整合回路基板はア
ル藁すなとのセラミック基板を用い、主線路およびマイ
クロストリップラインなどの導電部には通常用いられる
Ｃｒ＝Ａｕを用い、薄膜コンデンサとしては酸化珪素を
誘電体として用いた金属−誘電体−金属構造の薄膜コン
デンサを用いた。またトランジスタとしてＧａＡｓＦＥ
Ｔを、また整合させる周波数として１４ＧＨｚを用いた
。アルξす基板の誘電率を９．８とした場合、１４Ｃ；
Ｈｚにおける１／４波長相当のマイクロストリップライ
ンの長さは約２州である。

この構造において、入力整合および出力整合の調整は先
端開放マイクロストリップライン１１０．１１１とアー
ス端子、１１２．１１３との接続位置を、ワイヤー　１
１４．１１５によって調整し、実質的なマイクロストリ
ップラインの長さを調整することによって行っている。

本方式における整合方法についてさらに詳しく説明する
。前述したように、高出力用ＦＥＴの入出力インピーダ
ンスは数オームから１オーム以下と主線路のインピーダ
ンス５０オームに比べてかなり低い。そこで本実施例で
はその整合をとるために主線路マイクロストリップライ
ンとアース間に薄膜コンデンサとマイクロストリップラ
インを挿０ 入している。この直列回路のインピーダンス、Ｚｉｎは
、 Ｚｉｎ＝１／ｊωｃ＋ｊＺｏ−ｔａｎＢＬ（２）−ｊ　
　（１／（１）Ｃ−Ｚｏ−ｔａｎＢＬ）（３）但し、ω
＝２πｆ β＝２π／λ ｆは整合をとろうとしている周波数、 Ｃは薄膜コンデンサの静電容量、 Ｚｏはマイクロストリップラインの特性インピーダンス
、 λは整合をとろうとしている周波数の基板内での波長、 Ｌはマイクロストリップラインのアースまでの長さであ
る。

で表わされる。

したがって、（３）式かられかるように、静電容量Ｃと
マイクロストリップラインの長さを適当に選択すること
により、Ｚｉｎの値を数オームあるいは１オーム以下に
することは容易である。

本実施例では、はぼ整合すると思われる値に薄膜１ 膜コンデンサの値を最初から設定し、トランジスタの特
性のバラツキや、薄膜コンデンサの製造時のバラツキな
どによる整合のズレを、マイクロストリップラインのア
ースまでの実質的長さを変えることによって調整するこ
とができる。実際に長さを変える方法として、本実施例
では、マイクロストリップラインの適当な位置から、ワ
イヤーによってアース端子に接続することにより行って
いる。したがって厳密にはワイヤーのインダクタンス分
が直列に入り、さらにワイヤー接続部で、マイクロスト
リップラインの先端の部分が、オーブンスタブとして並
列に入ることになり１．その分を補正してやる必要があ
るが、それほど大きな影響はないので、基本的にはその
分こみで調整することができる。とくにワイヤーに関し
ては、ワイヤーの長さを短くしたり、本数を増したり、
あるいはワイヤーの代わりにリボンなどを用いることに
よって、実質的にはほとんど支障なく調整できるように
することができる。

また（３）式かられかるように、マイクロストリップ２ プラインの長さを適当に選ぶことにより、整合用コンデ
ンサの静電容量の値をきわめて小さく選ぶことができる
。

例えば、Ｚｉｎ−−ｊｌ（１オーム）としたい場合、１
−１／ωｃ−Ｚｏ　ｔ　ａ　ｎβＬとなり、Ｃが小さく
ても、Ｌを大きくすれば条件を満たせることがわかる。

このことは整合用コンデンサの電極面積をきわめて小さ
くできることを意味し、したがって、電極面積に比例す
るコンデンサの損失をきわめて小さくできる。また逆に
、少々、コンデンサの損失特性が、従来のものよりも悪
くても使用できることになり、その場合にはコストの低
減になる。

またＬの長さとしては好ましい範囲がある。（３）式か
られかるように、Ｚｉｎの値は、Ｌが０の時にＣの値の
みで決まり、１／ωＣ＝ＺｏｔａｎβＬの時、Ｏとなり
、それよりＬが大きくなるにつれ次第に大きくなり、Ｌ
＝１／４波長の長さでωとなる。したがって、低インピ
ーダンスのトランジスタの整合に用いるためには、ｌ／
ωＣ＝Ｚ。

ｔａｎＢＬの条件を満たすＬ近傍の値をとることが好ま
しい。

本実施例では、入力整合回路ともに同一の方式で整合を
とったが、一般に出力インピーダンスは人力インピーダ
ンスよりも高いので、人力整合のみに本実施例の方法を
用いてもよい。

第２図は、マイクロストリップラインの長さの調整をよ
り行いやすくした他の実施例の構造を示したものである
。第２図において、１０２は入力整合回路基板、１０４
は主線路、１０８は人力整合用薄膜コンデンサ、１１２
はアース端子、２０１は薄膜コンデンサの、主線路が接
続されていない側の電極に、接続された先端開放マイク
ロストリップライン、２０２は前記先端開放マイクロス
トリップラインのアースまでの実質的長さを調整するた
めのパッド、２０３．２０４は前記先端開放マイクロス
トリップラインと前記パッド、および前記アース端子を
接続するためのワイヤーである。本実施例において、マ
イクロストリップラインの長さの調整は、パッドを介し
て行う構成となっており、実施例１３ ４ で述べた、ワイヤー接続部で並列に入る、オープンスタ
ブの影響が低減される。したがって実施例１の場合より
も補正の必要が少なくなる。

本実施例では入力整合回路のみを示したが、出力整合回
路も同様にして構成できることは明らかである。

第３図は使用するコンデンサの種類およびアースのとり
かたの他の実施例の構造を示したものである。第３図に
おいて、１０２は人力整合回路基板、１０４は主線路、
３０１は入力整合用コンデンサで、誘電体基板上に電極
を互い違いに入り組んだ形に対向させて、対向電極間の
静電容量を利用した、いわゆるインターデジタルコンデ
ンサ、３０２は前記インターデジタルコンデンサの主線
路が接続されていない側の電極に接続された先端開放マ
イクロストリップライン、３０３は前記先端開放マイク
ロストリップラインのアースまでの実質的長さを調整す
るためのパッド、３０４．３０５は前記先端開放マイク
ロストリップラインと前記パッド、および前記アース端
子を接続するためのワイヤー、３０６５ は基板の一部に貫通孔を設け、基板の裏面側のアースと
電気的に接続された、いわゆるバイアホールと呼ばれる
アースである。本実施例において、マイクロストリップ
ラインの長さの調整は、実施例２と同様、パッドを介し
て行う構成となっており、実施例１で述べた、ワイヤー
接続部で並列に入るオープンスタブの影響が低減される
。したがって、実施例２の場合と同じ（補正の必要が少
なくなる。さらに本実施例では、アースをバイアホール
型とすることにより、基板上の任意の場所にコンデンサ
を形成できるようになることから、集積回路としての設
計の自由度が増し、実装の簡素化、コスト低減、小型化
などに役立つ。

本実施例ではインターデジタルコンデンサを用いたが、
インターデジタルコンデンサも薄膜コンデンサ同様、集
積化が容易であり、また対向電極部の面積を減らすこと
によって、コンデンサとしての損失を減少させることが
でき、やはり本発明の目的とする効果の得られるもので
ある。

発明の効果 ６ 以上述べた如く、本発明は、主線路とアース間に薄膜コ
ンデンサもしくはインターデジタルコンデンサとマイク
ロストリップラインの直列回路を設け、前記マイクロス
トリップラインの実質的長さを調整することによって、
前記トランジスタとの整合状態を調整できるようにした
もので、これによりインピーダンスの低い高周波高出力
トランジスタの整合をとるのが容易であり、整合用コン
デンサの損失に基づく信号の伝送損失を低減することが
でき、また実装工数が少なく、小型集積化が可能であり
、製造コストの安い高周波トランジスタの集合回路を提
供するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す基本構造図、第２図は
第１の基本構成を用いた他の実施例の構造図、第３図も
第１の基本構成を用いた他の実施例の構造図、第４図、
第５図は従来例の構造図を示したものである。 １０１・・・・・・トランジスタ、１０２・・・・・・
人力整合回路基板、１０３・・・・・・出力整合回路基
板、１０４・・・・・・入力側主線路、１０５・・・・
・・出力側主線路、１０６．１０７．１１４．１１５・
・・・・・ワイヤー、１０８・・・・・・人力整合用薄
膜コンデンサ、１０９・・・・・・出力整合用薄膜コン
デンサ、１１０・・・・・・入力整合用マイクロストリ
ップライン、１１１・・・・・・出力整合用マイクロス
１−リップライン、１１２．１１３・・・・・・アース
端子。

Claims (3)

【特許請求の範囲】
1. （１）主線路にマイクロストリップラインを用いる、ト
   ランジスタのインピーダンス整合回路において、主線路
   とアース間に、薄膜コンデンサもしくはインターデジタ
   ルコンデンサとマイクロストリップラインの直列回路を
   有し、前記マイクロストリップラインのアースまでの実
   質的長さを調整することによって、前記トランジスタと
   主線路との整合状態を、調整できるようにしたことを特
   徴とする高周波トランジスタの整合回路。
2. （２）アースに接続されるマイクロストリップライン近
   傍に、島状電極を設け、該島状電極を介して前記マイク
   ロストリップラインをアースに接続し、接続する島状電
   極の数と位置を調整することによって、前記マイクロス
   トリップラインのアースまでの実質的長さを、調整する
   ようにしたことを特徴とする請求項（１）記載の高周波
   トランジスタの整合回路。
3. （３）アースとして、バイアホールにより形成されたア
   ース端子を、用いたことを特徴とする請求項（１）記載
   の高周波トランジスタの整合回路。