JPH0467793B2 - - Google Patents
Info
- Publication number
- JPH0467793B2 JPH0467793B2 JP61170615A JP17061586A JPH0467793B2 JP H0467793 B2 JPH0467793 B2 JP H0467793B2 JP 61170615 A JP61170615 A JP 61170615A JP 17061586 A JP17061586 A JP 17061586A JP H0467793 B2 JPH0467793 B2 JP H0467793B2
- Authority
- JP
- Japan
- Prior art keywords
- hall element
- active region
- substrate
- ferrite
- mobility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
Landscapes
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は化合物半導体材料を用いたホール素子
に関し、特に高出力で温度特性の良いホール素子
に関するものであるる。
に関し、特に高出力で温度特性の良いホール素子
に関するものであるる。
(ロ) 従来の技術
ホール素子は、磁気を電気信号に変換する磁電
変換素子、すなわち磁気センサーの一種であり、
VTR・フロツピーデイスク装置等のブラシレス
モータの回転制御など幅広い分野で使用されてい
る。
変換素子、すなわち磁気センサーの一種であり、
VTR・フロツピーデイスク装置等のブラシレス
モータの回転制御など幅広い分野で使用されてい
る。
従来のホール素子はセンサ技術（1985年９月
号、Vo1.5.No.10）の第68頁乃至第71頁（第５図）
に詳述されている如く、半絶縁性のGaAs基板２
と、該GaAs基板２にシリコンイオンSi+をイオ
ン注入することで形成されたN+型のコンタクト
領域３と、該コンタクト領域３と重畳するように
前記GaAs基板２にシリコンイオンSi+を注入す
ることで形成されたＮ型の活性領域４と、前記コ
ンタクト領域３とオーミツクコンタクトする電極
７とにより構成されていた。
号、Vo1.5.No.10）の第68頁乃至第71頁（第５図）
に詳述されている如く、半絶縁性のGaAs基板２
と、該GaAs基板２にシリコンイオンSi+をイオ
ン注入することで形成されたN+型のコンタクト
領域３と、該コンタクト領域３と重畳するように
前記GaAs基板２にシリコンイオンSi+を注入す
ることで形成されたＮ型の活性領域４と、前記コ
ンタクト領域３とオーミツクコンタクトする電極
７とにより構成されていた。
一方上述した構成のホール素子は特開昭59−
228783号公報にも詳しく述べられている。
228783号公報にも詳しく述べられている。
(ハ) 発明が解決しようとする問題点
一般にホール素子の材料にはGaAs・InSb等の
−Ｖ族化合物半導体が用いられている。GaAs
を用いたホール素子に於いては温度特性は優れて
いるが、出力電圧は劣つている。一方InSbを用
いたホール素子に於いては比較的に高出力である
が、温度特性が劣つている。
−Ｖ族化合物半導体が用いられている。GaAs
を用いたホール素子に於いては温度特性は優れて
いるが、出力電圧は劣つている。一方InSbを用
いたホール素子に於いては比較的に高出力である
が、温度特性が劣つている。
上述した如く各々に長所・短所があるために、
両者を兼ね備えた素子が無い問題点を有してお
り、本発明はこの問題点を解決したホール素子を
提供するものである。
両者を兼ね備えた素子が無い問題点を有してお
り、本発明はこの問題点を解決したホール素子を
提供するものである。
(ニ) 問題点を解決するための手段
本発明は前述の問題点に鑑みてなされ、化合物
半導体材料を用いたホール素子に於いて、少なく
とも該化合物半導体材料よりなる基板２と、該基
板２に低不純物濃度で、深く注入された一導電型
の活性領域４と、前記基板２に接着された強磁性
体８とを具備することで解決するものである。
半導体材料を用いたホール素子に於いて、少なく
とも該化合物半導体材料よりなる基板２と、該基
板２に低不純物濃度で、深く注入された一導電型
の活性領域４と、前記基板２に接着された強磁性
体８とを具備することで解決するものである。
(ホ) 作用
一般に電子移動度μを大きくするとホール出力
電圧VHを大きくできることは良く知られている。
電圧VHを大きくできることは良く知られている。
しかし第２図に示す如く不純物濃度により移動
度μを制御できるが、前記移動度μを大きくしよ
うとして不純物濃度を減らすと活性領域４のシー
ト抵抗が上昇してしまう。
度μを制御できるが、前記移動度μを大きくしよ
うとして不純物濃度を減らすと活性領域４のシー
ト抵抗が上昇してしまう。
ところが実験によると化合物半導体中に例えば
シリコンイオンを注入する際、第３図・第４図の
如く、ドーズ量を下げてイオン注入深さを増して
いくと、シート抵抗の上昇を押えながら電子移動
度が上昇することが判明した。ここで第３図は従
来の不純物注入状態と本発明の不純物注入状態を
説明する概略図であり、第４図はイオン注入エネ
ルギーと移動度を説明する概略図である。
シリコンイオンを注入する際、第３図・第４図の
如く、ドーズ量を下げてイオン注入深さを増して
いくと、シート抵抗の上昇を押えながら電子移動
度が上昇することが判明した。ここで第３図は従
来の不純物注入状態と本発明の不純物注入状態を
説明する概略図であり、第４図はイオン注入エネ
ルギーと移動度を説明する概略図である。
従つてホール素子のホール出力電圧VHを大き
くすることができる。
くすることができる。
更には強磁性体であるフエライト８を接着する
ことで、ホール素子部にかかる磁束密度を1.4〜
2.2倍（at1KG：構造により倍率が多少異なる。）
に増加できた。
ことで、ホール素子部にかかる磁束密度を1.4〜
2.2倍（at1KG：構造により倍率が多少異なる。）
に増加できた。
(ヘ) 実施例
以下に本発明のホール素子１の実施例を第１図
を参照しながら説明する。
を参照しながら説明する。
先ず半絶縁性の基板２と、該基板２内にイオン
注入により形成されたN+型のコンタクト領域３
がある。
注入により形成されたN+型のコンタクト領域３
がある。
ここでは前記基板２上にノンドーブのシリコン
酸化膜をCVD法により約5000Å被覆し、更にホ
トレジスト膜を被覆した後蝕刻により前記コンタ
クト領域３に対応する領域のシリコン酸化膜とホ
トレジスト膜を開口し，注入エネルギーが
150KeV、ドーズ量が１×1013cm-2でシリコンイ
オンSi+を前記開口部を介して注入し（シリコン
酸化膜とホトレジスト膜はイオン注入の際のマス
クとなる。）N+型のコンタクト領域３を形成す
る。
酸化膜をCVD法により約5000Å被覆し、更にホ
トレジスト膜を被覆した後蝕刻により前記コンタ
クト領域３に対応する領域のシリコン酸化膜とホ
トレジスト膜を開口し，注入エネルギーが
150KeV、ドーズ量が１×1013cm-2でシリコンイ
オンSi+を前記開口部を介して注入し（シリコン
酸化膜とホトレジスト膜はイオン注入の際のマス
クとなる。）N+型のコンタクト領域３を形成す
る。
次に前記N+型のコンタクト領域３と重畳し、
かつコンタクト領域３，３間にイオン注入により
形成されたＮ型の活性領域４がある。
かつコンタクト領域３，３間にイオン注入により
形成されたＮ型の活性領域４がある。
ここでは前述したN+型のコンタクト領域３と
同様にし、注入エネルギーが360KeV、ドーズ量
が4.2×1012cm-2でシリコンイオンを注入する。更
には欠陥の回復とキヤリア回復のために、前記基
板２両面にノンドーブのシリコン酸化膜を約5000
Å被覆した後に赤外加熱炉でランプアニールをし
た。その結果電子移動度μ＝4400cm2／Ｖ・secを
得ることができた。
同様にし、注入エネルギーが360KeV、ドーズ量
が4.2×1012cm-2でシリコンイオンを注入する。更
には欠陥の回復とキヤリア回復のために、前記基
板２両面にノンドーブのシリコン酸化膜を約5000
Å被覆した後に赤外加熱炉でランプアニールをし
た。その結果電子移動度μ＝4400cm2／Ｖ・secを
得ることができた。
そして前記基板２上に形成されたシリコン酸化
膜５を蝕刻して形成されるN+型のコンタクト領
域３のコンタクト孔６と、該コンタクト孔６を介
して蒸着により形成される電極７とがある。
膜５を蝕刻して形成されるN+型のコンタクト領
域３のコンタクト孔６と、該コンタクト孔６を介
して蒸着により形成される電極７とがある。
ここで電極７はAuGe，Ni，Ti，Auを夫々に
約1100Å、400Å、1000Å、3000Åの厚さで蒸着
する。また電極７を形成する方法としてはリフト
オフ法を採用し、更に前記電極７を合金化するた
めに赤外加熱炉で400℃、１分間の合金化処理を
おこなう。
約1100Å、400Å、1000Å、3000Åの厚さで蒸着
する。また電極７を形成する方法としてはリフト
オフ法を採用し、更に前記電極７を合金化するた
めに赤外加熱炉で400℃、１分間の合金化処理を
おこなう。
最後に前記基板２の下面に接着される強磁性体
であるフエライト８がある。
であるフエライト８がある。
ここでは前記基板２の厚さが100μmと非常に薄
いため取扱いが難しいので、ウエハー状態でフエ
ライト８に接着剤を用いて取付ける。また基板２
の上面に更にフエライトを付けても良く、この場
合は前記電極７にワイヤボンドした後取付ける。
いため取扱いが難しいので、ウエハー状態でフエ
ライト８に接着剤を用いて取付ける。また基板２
の上面に更にフエライトを付けても良く、この場
合は前記電極７にワイヤボンドした後取付ける。
またここでは後工程となるワイヤボンド、樹脂
モールド等の構成の説明および図面は省略した。
モールド等の構成の説明および図面は省略した。
本発明の第１の特徴とするところはＮ型の活性
領域４にあり、ホール出力電圧VHを大きくする
ために、例えば注入エネルギーが200KeV以上、
ドーズ量が4.2×1012cm-2の条件でシリコンイオン
を注入することにある。
領域４にあり、ホール出力電圧VHを大きくする
ために、例えば注入エネルギーが200KeV以上、
ドーズ量が4.2×1012cm-2の条件でシリコンイオン
を注入することにある。
一般には移動度μを大きくしようとしてキヤリ
ア濃度を減らすと活性領域４のシート抵抗（シー
ト抵抗は400Ω／□〜600Ω／□が好ましい。）が
上昇してしまうために、本発明ではシリコンイオ
ンを注入する際に低不純物濃度で移動度が大きく
なるように注入し、その代りにシート抵抗の上昇
分を加速電圧（注入エネルギー）を大きくして補
正している。（ここでは加速電圧を大きくする代
りに、ダブルチヤージイオンSi++を使用した。）。
従つてシリコンイオンは深く注入される。ここで
第４図は横軸に注入エネルギー、縦軸に移動度μ
を示した。図より判るように注入エネルギーが大
きいという事はイオンの打込み深さが深い事を意
味している。従つてイオンを深く打込むことでキ
ヤリア移動度μを大きくできた。
ア濃度を減らすと活性領域４のシート抵抗（シー
ト抵抗は400Ω／□〜600Ω／□が好ましい。）が
上昇してしまうために、本発明ではシリコンイオ
ンを注入する際に低不純物濃度で移動度が大きく
なるように注入し、その代りにシート抵抗の上昇
分を加速電圧（注入エネルギー）を大きくして補
正している。（ここでは加速電圧を大きくする代
りに、ダブルチヤージイオンSi++を使用した。）。
従つてシリコンイオンは深く注入される。ここで
第４図は横軸に注入エネルギー、縦軸に移動度μ
を示した。図より判るように注入エネルギーが大
きいという事はイオンの打込み深さが深い事を意
味している。従つてイオンを深く打込むことでキ
ヤリア移動度μを大きくできた。
本発明の第２の特徴とするところは強磁性体で
あるフエライト８にある。ここで基板２はラツプ
板に接着され厚さが約100μmになるまでバツクラ
ツプされる。この100μmの厚さの基板２は非常に
薄いために作業が性が極めて悪い。そのためにラ
ツプされた後に、フエライト８上にラツプ板の付
いた基板２を接着し、その後ラツプ板を取除く。
従つてフエライト８がウエハーに接着されてある
ため強度が増加しその後の作業性が良好となる。
あるフエライト８にある。ここで基板２はラツプ
板に接着され厚さが約100μmになるまでバツクラ
ツプされる。この100μmの厚さの基板２は非常に
薄いために作業が性が極めて悪い。そのためにラ
ツプされた後に、フエライト８上にラツプ板の付
いた基板２を接着し、その後ラツプ板を取除く。
従つてフエライト８がウエハーに接着されてある
ため強度が増加しその後の作業性が良好となる。
更にはこのフエライト８をそのまま使用するこ
とで、ホール素子１にかかる磁束密度は1.4〜2.2
倍（at1KG：構造により倍率が異なる。）に増加
できる。
とで、ホール素子１にかかる磁束密度は1.4〜2.2
倍（at1KG：構造により倍率が異なる。）に増加
できる。
磁束密度を増加させる方法としてはフエライト
の形状、フエライトの透磁率と飽和磁束密度、半
導体薄膜層とフエライトとの距離が考えられ、こ
こではGaAsの厚さは100μm、下側フエライトの
厚さは200μm、チツプサイズは350μmロである。
の形状、フエライトの透磁率と飽和磁束密度、半
導体薄膜層とフエライトとの距離が考えられ、こ
こではGaAsの厚さは100μm、下側フエライトの
厚さは200μm、チツプサイズは350μmロである。
これにより下側フエライトのみでは増加率は約
1.4倍、上側にも150μm厚で150μmロの寸法のも
のを装着すると約2.2倍の増加率が得られた。
1.4倍、上側にも150μm厚で150μmロの寸法のも
のを装着すると約2.2倍の増加率が得られた。
(ト) 発明の効果
以上の説明からも明らかなようにシリコンイオ
ンを深く注入することで、シート抵抗を押さえな
がら電子移動度μを4400cm2／Ｖ・secと大きくで
きた。
ンを深く注入することで、シート抵抗を押さえな
がら電子移動度μを4400cm2／Ｖ・secと大きくで
きた。
またフエライト８をウエハーの状態の時に接着
するため作業性が非常に良好で、かつ磁束密度は
1.4〜2.2倍に増加できた。
するため作業性が非常に良好で、かつ磁束密度は
1.4〜2.2倍に増加できた。
従つて以上の効果によりホール出力VHを38mV
〜60mVと従来より1.5〜2.4倍と大きくでき、温
度依存性は−0.06％／℃、磁界直線性は1.8〜2.04
と従来にはないホール素子を形成できた。
〜60mVと従来より1.5〜2.4倍と大きくでき、温
度依存性は−0.06％／℃、磁界直線性は1.8〜2.04
と従来にはないホール素子を形成できた。
第１図は本発明のホール素子の断面図、第２図
はGaAsの移動度と不純物濃度の関係を説明する
図、第３図は従来の不純物注入状態と本発明の不
純物注入状態とを説明する概略図、第４図はイオ
ン注入エネルギーと移動度の関係を示す図、第５
図は従来のホール素子の断面図である。 １はホール素子、２は基板、３はコンタクト領
域、４は活性領域、５はシリコン酸化膜、６はコ
ンタクト孔、７は電極、８はフエライトである。
はGaAsの移動度と不純物濃度の関係を説明する
図、第３図は従来の不純物注入状態と本発明の不
純物注入状態とを説明する概略図、第４図はイオ
ン注入エネルギーと移動度の関係を示す図、第５
図は従来のホール素子の断面図である。 １はホール素子、２は基板、３はコンタクト領
域、４は活性領域、５はシリコン酸化膜、６はコ
ンタクト孔、７は電極、８はフエライトである。
Claims (1)
- 【特許請求の範囲】 １ GaAsを用いた基板上の一導電型の活性領域
とこの活性領域の端部に設けられる高濃度の一導
電型のコンタクト領域とをイオン注入法で形成す
るホール素子の製造方法において、 前記活性領域は、ドーズ量を下げて低不純物濃
度を達成することにより移動度を大きくし、この
低不純物濃度の活性領域により生ずるシート抵抗
の上昇分を、加速電圧の上昇またはダブルチヤー
ジイオンの使用で不純物を深く注入することで補
正することを特徴としたホール素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170615A JPS6327074A (ja) | 1986-07-18 | 1986-07-18 | ホール素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170615A JPS6327074A (ja) | 1986-07-18 | 1986-07-18 | ホール素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6327074A JPS6327074A (ja) | 1988-02-04 |
| JPH0467793B2 true JPH0467793B2 (ja) | 1992-10-29 |
Family
ID=15908146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61170615A Granted JPS6327074A (ja) | 1986-07-18 | 1986-07-18 | ホール素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327074A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3997909A (en) * | 1975-05-14 | 1976-12-14 | International Business Machines Corporation | High carrier velocity magnetic sensor |
| US4188605A (en) * | 1978-07-21 | 1980-02-12 | Stout Glenn M | Encapsulated Hall effect device |
| JPS55117294A (en) * | 1979-02-28 | 1980-09-09 | Tdk Corp | Hall effect device |
-
1986
- 1986-07-18 JP JP61170615A patent/JPS6327074A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6327074A (ja) | 1988-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111384154A (zh) | 抗辐照双极器件 | |
| JPS60175471A (ja) | ホ−ル素子 | |
| JPH0467793B2 (ja) | ||
| JPH0467794B2 (ja) | ||
| JPH0311897Y2 (ja) | ||
| JPS6327075A (ja) | ホール素子 | |
| JP3186295B2 (ja) | 半導体装置の製造方法 | |
| JPH0575184B2 (ja) | ||
| JPH0580157B2 (ja) | ||
| JPH0564473B2 (ja) | ||
| JP2506733B2 (ja) | 半導体装置の製造方法 | |
| TW552708B (en) | Manufacturing method of Schottky barrier diode | |
| JPH02222549A (ja) | 半導体装置の構造 | |
| JPS637033B2 (ja) | ||
| JP3340809B2 (ja) | 縦型半導体素子及びその製造方法 | |
| JPH05175238A (ja) | 接合型電界効果トランジスタ | |
| JPH0573353B2 (ja) | ||
| JPH0256938A (ja) | 電界効果トランジスタ及びその製法 | |
| JPH03231424A (ja) | 化合物半導体装置の製造方法 | |
| JPH04192362A (ja) | 静電誘導型半導体装置の製造方法 | |
| JP2682032B2 (ja) | 半導体装置の製造方法 | |
| JPH0346271A (ja) | Ｍｉｓ形電界効果トランジスタ | |
| JPH0618273B2 (ja) | ショットキバリア半導体装置 | |
| JPH03244159A (ja) | 静電誘導半導体装置 | |
| JPH05308080A (ja) | バイポ―ラトランジスタの製法 |