JPH0467794B2 - - Google Patents
Info
- Publication number
- JPH0467794B2 JPH0467794B2 JP61170623A JP17062386A JPH0467794B2 JP H0467794 B2 JPH0467794 B2 JP H0467794B2 JP 61170623 A JP61170623 A JP 61170623A JP 17062386 A JP17062386 A JP 17062386A JP H0467794 B2 JPH0467794 B2 JP H0467794B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- active region
- region
- contact
- contact region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
Landscapes
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は化合物半導体材料を用いたホール素子
に関し、特に高出力で温度特性が良く、更には不
平衡率を改善したホール素子に関するものであ
る。
に関し、特に高出力で温度特性が良く、更には不
平衡率を改善したホール素子に関するものであ
る。
(ロ) 従来の技術
ホール素子は、磁気を電気信号に変換する磁電
変換素子、すなわち磁気センサーの一種であり、
VTR・フロツピーデイスク装置等のブラシレス
モータの回転制御など幅広い分野で使用されてい
る。
変換素子、すなわち磁気センサーの一種であり、
VTR・フロツピーデイスク装置等のブラシレス
モータの回転制御など幅広い分野で使用されてい
る。
従来のホール素子２はセンサ技術（1985年９月
号、Vo1.5.No.10）の第68頁乃至第71頁（第５図）
に詳述されている如く、半絶縁性のGaAs基板２
２と、該GaAs基板２にシリコンイオンSi+をイ
オン注入することで形成されたN+型のコンタク
ト領域２３と、該コンタクト領域２３と重畳する
ように前記GaAs基板２２にシリコンイオンSi+
を注入することで形成されたＮ型の活性領域２４
と、前記コンタクト領域２３とオーミツクコンタ
クトする電極２５とにより構成されていた。
号、Vo1.5.No.10）の第68頁乃至第71頁（第５図）
に詳述されている如く、半絶縁性のGaAs基板２
２と、該GaAs基板２にシリコンイオンSi+をイ
オン注入することで形成されたN+型のコンタク
ト領域２３と、該コンタクト領域２３と重畳する
ように前記GaAs基板２２にシリコンイオンSi+
を注入することで形成されたＮ型の活性領域２４
と、前記コンタクト領域２３とオーミツクコンタ
クトする電極２５とにより構成されていた。
一方上述した構成のホール素子は特開昭59−
228783号公報にも詳しく述べられている。
228783号公報にも詳しく述べられている。
(ハ) 発明が解決しようとする問題点
一般にホール素子の材料にはGaAs・InSb等の
−Ｖ族化合物半導体材料が用いられている。
−Ｖ族化合物半導体材料が用いられている。
GaAsを用いたホール素子に於いては温度特性
は優れているが出力電圧は劣つている。一方
InSbを用いたホール素子に於いては比較的に高
出力であるが、温度特性が劣つている。
は優れているが出力電圧は劣つている。一方
InSbを用いたホール素子に於いては比較的に高
出力であるが、温度特性が劣つている。
従つて夫々に長所・短所があるために三拍子揃
つた素子がない問題点を有していた。
つた素子がない問題点を有していた。
更にはコンタクト領域２３や活性領域２４を形
成する際のマスク等が良好に蝕刻されないため、
所望のコンタクト領域２３や活性領域２４が形成
できず不平衡率を悪化させる問題点を有してい
た。
成する際のマスク等が良好に蝕刻されないため、
所望のコンタクト領域２３や活性領域２４が形成
できず不平衡率を悪化させる問題点を有してい
た。
(ニ) 問題点を解決するための手段
本発明は前述の問題点に鑑みてなされ、化合物
半導体材料を用いたホール素子に於いて、少なく
とも化合物半導体材料よりなる基板２と、該基板
２内に低不純物濃度で深く注入された一導電型の
活性領域３と、該活性領域３の端部に形成された
高不純物濃度の一導電型のコンタクト領域４とを
備え、該コンタクト領域４は前記活性領域３より
も浅く形成されることで解決するものである。
半導体材料を用いたホール素子に於いて、少なく
とも化合物半導体材料よりなる基板２と、該基板
２内に低不純物濃度で深く注入された一導電型の
活性領域３と、該活性領域３の端部に形成された
高不純物濃度の一導電型のコンタクト領域４とを
備え、該コンタクト領域４は前記活性領域３より
も浅く形成されることで解決するものである。
(ホ) 作用
一般に電子移動度μを大きくするとホール出力
電圧VHを大きくできることは良く知られている。
電圧VHを大きくできることは良く知られている。
しかし第２図に示す如く不純物濃度により移動
度μは制御できるが、前記移動度μを大きくしよ
うとして不純物濃度を減らすと活性領域３のシー
ト抵抗が上昇してしまう。
度μは制御できるが、前記移動度μを大きくしよ
うとして不純物濃度を減らすと活性領域３のシー
ト抵抗が上昇してしまう。
ところが実験によると化合物半導体中に例えば
シリコンイオンを注入する際、第３図・第４図の
如くドーズ量を下げて、例えばダブルチヤージイ
オンによりイオン注入深さを増してゆくと、シー
ト抵抗の上昇を押えながら移動度が上昇すること
が判つた。ここで第３図は従来の不純物注入状態
と本発明の不純物注入状態を説明する概略図であ
り、第４図はイオン注入エネルギーとキヤリア移
動度の関係を示す図である。
シリコンイオンを注入する際、第３図・第４図の
如くドーズ量を下げて、例えばダブルチヤージイ
オンによりイオン注入深さを増してゆくと、シー
ト抵抗の上昇を押えながら移動度が上昇すること
が判つた。ここで第３図は従来の不純物注入状態
と本発明の不純物注入状態を説明する概略図であ
り、第４図はイオン注入エネルギーとキヤリア移
動度の関係を示す図である。
次に強磁性体であるフエライトを接着すること
で、ホール素子部にかかる磁束密度を1.4〜2.2倍
（at1KG：構造により倍率が異なる。）に増加で
きた。
で、ホール素子部にかかる磁束密度を1.4〜2.2倍
（at1KG：構造により倍率が異なる。）に増加で
きた。
更に前記活性領域３よりも浅く形成されるコン
タクト領域４を形成すると、活性領域３とコンタ
クト領域４との接触面積が、コンタクト領域４の
底面部分だけ広くなる。ここでマスクパターン不
良等によりコンタクト領域４の側面が上部から見
て直線とならない場合、電流が部分的にかたより
不平衡電圧発生の原因となる。ところが本構造で
はこのコンタクト領域４の底面部分に電流が流れ
る分だけ、電流のかたよりが緩和され不平衡電圧
が小さくなる。
タクト領域４を形成すると、活性領域３とコンタ
クト領域４との接触面積が、コンタクト領域４の
底面部分だけ広くなる。ここでマスクパターン不
良等によりコンタクト領域４の側面が上部から見
て直線とならない場合、電流が部分的にかたより
不平衡電圧発生の原因となる。ところが本構造で
はこのコンタクト領域４の底面部分に電流が流れ
る分だけ、電流のかたよりが緩和され不平衡電圧
が小さくなる。
(ヘ) 実施例
以下に本発明のホール素子１の実施例を第１図
イ・第１図ロを参照しながら説明する。
イ・第１図ロを参照しながら説明する。
先ず半絶縁性の基板２と、該基板２内に形成さ
れたＮ型の活性領域３と、該活性領域３の端部に
形成されるN+型のコンタクト領域４とがある。
れたＮ型の活性領域３と、該活性領域３の端部に
形成されるN+型のコンタクト領域４とがある。
ここでは前記基板２上にノンドーブのシリコン
酸化膜をCVD法により約5000Å被覆し、イオン
注入領域と対応する開口部を介して、注入エネル
ギーが150KeV、ドーズ量が１×1013cm-2の条件
でシリコンイオンを注入してコンタクト領域４を
形成する。その際、シリコン酸化膜と開口部を形
成する時に使用したホトレジスト膜はイオン注入
時のマスクとして使用する。
酸化膜をCVD法により約5000Å被覆し、イオン
注入領域と対応する開口部を介して、注入エネル
ギーが150KeV、ドーズ量が１×1013cm-2の条件
でシリコンイオンを注入してコンタクト領域４を
形成する。その際、シリコン酸化膜と開口部を形
成する時に使用したホトレジスト膜はイオン注入
時のマスクとして使用する。
また活性領域３を同様に注入エネルギーが
360KeV、ドーズ量が4.2×1012cm-2でシリコンイ
オンを注入する。更には欠陥の回復とキヤリア回
復のために、前記基板２両面にノンドーブのシリ
コン酸化膜を約5000Å被覆した後に赤外加熱炉で
ランプアニールする。
360KeV、ドーズ量が4.2×1012cm-2でシリコンイ
オンを注入する。更には欠陥の回復とキヤリア回
復のために、前記基板２両面にノンドーブのシリ
コン酸化膜を約5000Å被覆した後に赤外加熱炉で
ランプアニールする。
そして前記基板２上に形成された第１の絶縁膜
であるシリコン酸化膜５を蝕刻して形成される前
記コンタクト領域４のコンタクト孔６と、該コン
タクト孔６を介して蒸着により形成される第１の
電極７とがある。
であるシリコン酸化膜５を蝕刻して形成される前
記コンタクト領域４のコンタクト孔６と、該コン
タクト孔６を介して蒸着により形成される第１の
電極７とがある。
ここで第１の電極７はAuGe，Ni，Ti，Auを
夫々に約1100Å、400Å、1000Å、3000Åの厚さ
で蒸着する。また第１の電極７を形成する方法と
してはリフトオフ法を採用し、第１の電極７を合
金化するために赤外加熱炉で400℃、１分間の合
金化処理をおこなう。
夫々に約1100Å、400Å、1000Å、3000Åの厚さ
で蒸着する。また第１の電極７を形成する方法と
してはリフトオフ法を採用し、第１の電極７を合
金化するために赤外加熱炉で400℃、１分間の合
金化処理をおこなう。
次に前記基板２表面に形成される第２の絶縁膜
８と、該第２の絶縁膜８を蝕刻して形成されるコ
ンタクト孔９と、該コンタクト孔９を介して前記
第１の電極７とコンタクトする第２の電極１０が
ある。
８と、該第２の絶縁膜８を蝕刻して形成されるコ
ンタクト孔９と、該コンタクト孔９を介して前記
第１の電極７とコンタクトする第２の電極１０が
ある。
ここで前記第２の絶縁膜８としては、例えば
CVD法により基板２表面にシリコン窒化膜を約
1500Å形成している。また前記シリコン窒化膜８
を蝕刻して形成されるコンタクト孔９を介して、
前記第２の電極１０は前記第１の電極７とオーミ
ツクコンタクトし、TiとAuを夫々約1000Å，
3000Å蒸着されている。
CVD法により基板２表面にシリコン窒化膜を約
1500Å形成している。また前記シリコン窒化膜８
を蝕刻して形成されるコンタクト孔９を介して、
前記第２の電極１０は前記第１の電極７とオーミ
ツクコンタクトし、TiとAuを夫々約1000Å，
3000Å蒸着されている。
最後に前記基板２の下面に接着される強磁性体
であるフエライトがある。
であるフエライトがある。
ここでは前記基板２の厚さが100μmと非常に薄
いため取扱いが難しいので、ウエフアー状態でフ
エライトに接着剤を用いて取付ける。また基板２
上面に更にフエライトを付けても良く、この場合
は前記電極１０にワイヤボンドした後に取付け
る。
いため取扱いが難しいので、ウエフアー状態でフ
エライトに接着剤を用いて取付ける。また基板２
上面に更にフエライトを付けても良く、この場合
は前記電極１０にワイヤボンドした後に取付け
る。
またここでは後工程となるワイヤボンド、樹脂
モールド等の構成の説明および図面は省略する。
モールド等の構成の説明および図面は省略する。
本発明の第１の特徴とするところは、Ｎ型の活
性領域３にあり、ホール出力電圧VHを大きくす
るために、例えば注入エネルギーが200KeV、ド
ーズ量が4.2×1012cm-2の条件でシリコンイオンを
注入することにある。
性領域３にあり、ホール出力電圧VHを大きくす
るために、例えば注入エネルギーが200KeV、ド
ーズ量が4.2×1012cm-2の条件でシリコンイオンを
注入することにある。
一般には電子移動度μを大きくしようとしてキ
ヤリア濃度を減らすと活性領域３のシート抵抗
（シート抵抗は400Ω／□〜600Ω／□が好まし
い。）が上昇してしまうために、本発明ではシリ
コンイオンを注入する際低不純物濃度で移動度が
大きくなるように注入し、その代りにシート抵抗
の上昇分を加速電圧（注入エネルギー）を大きく
して補正している。ここでは加速電圧を大きくす
るかわりにダブルチヤージイオンSi++を使用し
た。従つてシリコンイオンは深く注入される。ま
た単位面積当りの不純物濃度と注入深さとの積を
ほぼ一定にして、かつ注入深さを大きくとつても
良い。
ヤリア濃度を減らすと活性領域３のシート抵抗
（シート抵抗は400Ω／□〜600Ω／□が好まし
い。）が上昇してしまうために、本発明ではシリ
コンイオンを注入する際低不純物濃度で移動度が
大きくなるように注入し、その代りにシート抵抗
の上昇分を加速電圧（注入エネルギー）を大きく
して補正している。ここでは加速電圧を大きくす
るかわりにダブルチヤージイオンSi++を使用し
た。従つてシリコンイオンは深く注入される。ま
た単位面積当りの不純物濃度と注入深さとの積を
ほぼ一定にして、かつ注入深さを大きくとつても
良い。
ここで第４図は横軸に注入エネルギー、縦軸に
キヤリア移動度μを示したものである。図からも
判るように注入エネルギーが大きいという事はイ
オンの打込み深さが深いことを意味している。従
つてイオンを深く打込むことでキヤリア移動度μ
を大きくすることができた。
キヤリア移動度μを示したものである。図からも
判るように注入エネルギーが大きいという事はイ
オンの打込み深さが深いことを意味している。従
つてイオンを深く打込むことでキヤリア移動度μ
を大きくすることができた。
更には注入したシリコンイオンをキヤリアとし
て働かせるために、活性化アニール処理をしてい
る。ここではアニール時の昇温スピードを上げる
方法として赤外線加熱によるランプヒートアニー
ル法を活用し、従来のアニール法により約10％活
性化率を大きくできた。
て働かせるために、活性化アニール処理をしてい
る。ここではアニール時の昇温スピードを上げる
方法として赤外線加熱によるランプヒートアニー
ル法を活用し、従来のアニール法により約10％活
性化率を大きくできた。
本発明の第２の特徴とするところは強磁性体で
あるフエライトにある。ここで基板２はラツプ板
に接着され厚さが約100μmになるまでバツクアツ
プされる。この100μmの厚さの基板２は非常に薄
いために作業性が非常に悪い。そのためにラツプ
された後に、フエライト上にラツプ板の付いた基
板２を接着し、その後ラツプ板を取除く。従つて
フエライトがウエハーに接着されてあるため強度
が増加し作業性が良好となる。
あるフエライトにある。ここで基板２はラツプ板
に接着され厚さが約100μmになるまでバツクアツ
プされる。この100μmの厚さの基板２は非常に薄
いために作業性が非常に悪い。そのためにラツプ
された後に、フエライト上にラツプ板の付いた基
板２を接着し、その後ラツプ板を取除く。従つて
フエライトがウエハーに接着されてあるため強度
が増加し作業性が良好となる。
更にはこのフエライトをそのまま使用すること
で、ホール素子１にかかる磁束密度は1.4〜2.2倍
（at1KG：構造により倍率が異なる。）に増加で
きる。
で、ホール素子１にかかる磁束密度は1.4〜2.2倍
（at1KG：構造により倍率が異なる。）に増加で
きる。
磁束密度を増加させる方法としてはフエライト
の形状、フエライトの透磁率と飽和磁束密度、半
導体薄膜層とフエライトとの距離が考えられ、こ
こではGaAsの厚さは100μm、下側フエライトの
厚さは200μm、チツプサイズは350μmロである。
の形状、フエライトの透磁率と飽和磁束密度、半
導体薄膜層とフエライトとの距離が考えられ、こ
こではGaAsの厚さは100μm、下側フエライトの
厚さは200μm、チツプサイズは350μmロである。
これにより下側フエライトのみでは増加率は約
1.4倍、上側にも150μm厚で150μmロの寸法のも
のを装着すると約2.2倍の増加率が得られた。
1.4倍、上側にも150μm厚で150μmロの寸法のも
のを装着すると約2.2倍の増加率が得られた。
第３の特徴としては前記活性領域３よりも浅く
形成されたコンタクト領域４にある。
形成されたコンタクト領域４にある。
つまり活性領域３とコンタクト領域４との接触
面積が、コンタクト領域４の底面部分だけ広くな
る。例えば従来ではマスクパターン不良等により
コンタクト領域４の側面が上部から見て直線にな
らない場合、電流が部分的にかたより不平衡電圧
発生の原因となつた。ところが本構造ではコンタ
クト領域４の底面部分に電流が流れる分だけ、電
流のかたよりが緩和され不平衡電圧が小さくな
る。
面積が、コンタクト領域４の底面部分だけ広くな
る。例えば従来ではマスクパターン不良等により
コンタクト領域４の側面が上部から見て直線にな
らない場合、電流が部分的にかたより不平衡電圧
発生の原因となつた。ところが本構造ではコンタ
クト領域４の底面部分に電流が流れる分だけ、電
流のかたよりが緩和され不平衡電圧が小さくな
る。
(ト) 発明の効果
以上の説明からも明らかなようにシリコンイオ
ンを深く注入することで、シート抵抗を押さえな
がら電子移動度μを4400cm2／Ｖ・secと大きくで
きた。
ンを深く注入することで、シート抵抗を押さえな
がら電子移動度μを4400cm2／Ｖ・secと大きくで
きた。
またフエライトをウエハーの状態の時に接着す
るため作業性が非常に良好で、かつ磁束密度は
1.4〜2.2倍に増加できた。
るため作業性が非常に良好で、かつ磁束密度は
1.4〜2.2倍に増加できた。
従つて以上の効果によりホール出力VHを38mV
〜60mVと従来より1.5〜2.4倍と大きくでき、温
度依存性は−0.06％／℃、磁界直線性は1.8〜2.04
と従来にないホール素子を形成できた。
〜60mVと従来より1.5〜2.4倍と大きくでき、温
度依存性は−0.06％／℃、磁界直線性は1.8〜2.04
と従来にないホール素子を形成できた。
更には活性領域３よりも浅くコンタクト領域４
を形成することで不平衡電圧を小さくできた。
を形成することで不平衡電圧を小さくできた。
第１図イは本発明のホール素子の平面図、第１
図ロは第１図イのＸ−X′線の断面図、第２図は
GaAsの移動度と不純物濃度の関係を説明する
図、第３図は従来の不純物注入状態と本発明の不
純物注入状態とを説明する概略図、第４図はイオ
ン注入エネルギーと移動度の関係を示す図、第５
図は従来のホール素子の断面図である。 １はホール素子、２は基板、３は活性領域、４
はコンタクト領域、５は第１の絶縁膜、、６はコ
ンタクト孔、７は第１の電極、８は第２の絶縁
膜、９はコンタクト孔、１０は第２の電極であ
る。
図ロは第１図イのＸ−X′線の断面図、第２図は
GaAsの移動度と不純物濃度の関係を説明する
図、第３図は従来の不純物注入状態と本発明の不
純物注入状態とを説明する概略図、第４図はイオ
ン注入エネルギーと移動度の関係を示す図、第５
図は従来のホール素子の断面図である。 １はホール素子、２は基板、３は活性領域、４
はコンタクト領域、５は第１の絶縁膜、、６はコ
ンタクト孔、７は第１の電極、８は第２の絶縁
膜、９はコンタクト孔、１０は第２の電極であ
る。
Claims (1)
- 【特許請求の範囲】 １ GaAsより成る基板と、 この基板内にイオン注入された一導電型の活性
領域と、 この活性領域の端部に形成された高不純物濃度
の一導電型のコンタクト領域とを少なくとも有し
たホール素子に於て、 前記活性領域は、前記基板内に低不純物濃度で
イオン注入され、この低不純物濃度により生ずる
抵抗の上昇分を深くイオン注入して補正するよう
に形成され、且つ前記活性領域と前記コンタクト
領域の接触面積が実質的にコンタクト領域の底面
積分広くなるように形成されたことを特徴とした
ホール素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170623A JPS6327076A (ja) | 1986-07-18 | 1986-07-18 | ホール素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61170623A JPS6327076A (ja) | 1986-07-18 | 1986-07-18 | ホール素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6327076A JPS6327076A (ja) | 1988-02-04 |
| JPH0467794B2 true JPH0467794B2 (ja) | 1992-10-29 |
Family
ID=15908305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61170623A Granted JPS6327076A (ja) | 1986-07-18 | 1986-07-18 | ホール素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327076A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6043076B2 (ja) * | 2012-03-23 | 2016-12-14 | エスアイアイ・セミコンダクタ株式会社 | ホールセンサ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3997909A (en) * | 1975-05-14 | 1976-12-14 | International Business Machines Corporation | High carrier velocity magnetic sensor |
| JPS55117294A (en) * | 1979-02-28 | 1980-09-09 | Tdk Corp | Hall effect device |
-
1986
- 1986-07-18 JP JP61170623A patent/JPS6327076A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6327076A (ja) | 1988-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0783050B2 (ja) | 半導体素子の製造方法 | |
| JPH0467794B2 (ja) | ||
| JPH0467793B2 (ja) | ||
| JPS6327075A (ja) | ホール素子 | |
| JPH0311897Y2 (ja) | ||
| JP3332417B2 (ja) | ホール素子及びその製造方法 | |
| JPH02222549A (ja) | 半導体装置の構造 | |
| JPH046089B2 (ja) | ||
| JPS6281759A (ja) | ヘテロ接合型バイポ−ラ・トランジスタ構造 | |
| JP2506733B2 (ja) | 半導体装置の製造方法 | |
| JPS637033B2 (ja) | ||
| JPS59222966A (ja) | 半導体装置 | |
| JPH05175238A (ja) | 接合型電界効果トランジスタ | |
| JP2682032B2 (ja) | 半導体装置の製造方法 | |
| JP3340809B2 (ja) | 縦型半導体素子及びその製造方法 | |
| JPH03231424A (ja) | 化合物半導体装置の製造方法 | |
| JPH0564473B2 (ja) | ||
| JPH0478034B2 (ja) | ||
| JPH04192362A (ja) | 静電誘導型半導体装置の製造方法 | |
| JPH0864887A (ja) | ＧａＡｓホール素子 | |
| JPH06188478A (ja) | 磁電変換素子及びその製造方法 | |
| JP2568680B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3109097B2 (ja) | 電界効果トランジスタの製造方法およびエッチング方法 | |
| JPS6038883A (ja) | ショットキゲ−ト型ｆｅｔの製造方法 | |
| JPS60177672A (ja) | ヘテロ接合バイポ−ラ半導体装置 |