JPH0470013A - 並列処理型フレーム同期方式 - Google Patents
並列処理型フレーム同期方式Info
- Publication number
- JPH0470013A JPH0470013A JP18090490A JP18090490A JPH0470013A JP H0470013 A JPH0470013 A JP H0470013A JP 18090490 A JP18090490 A JP 18090490A JP 18090490 A JP18090490 A JP 18090490A JP H0470013 A JPH0470013 A JP H0470013A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- parallel
- frame synchronization
- frame
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、並列処理型フレーム同期方式に関し、特にデ
ィジタル多重化装置のフレーム同期において直列−並列
変換を必要とする高速ディジタル信号のフレーム同期ビ
ットの集中監視による並列処理型フレーム同期方式に関
する。
ィジタル多重化装置のフレーム同期において直列−並列
変換を必要とする高速ディジタル信号のフレーム同期ビ
ットの集中監視による並列処理型フレーム同期方式に関
する。
従来、この種の並列処理型フレーム同期方式は、直列−
並列変換のタイミングを任意とし、並列信号の配列状態
に応じてフレーム同期回路を配置してフレーム同期の確
立した配列状態にもとづいて並列信号を再配列して出力
を得る構成となっていた。
並列変換のタイミングを任意とし、並列信号の配列状態
に応じてフレーム同期回路を配置してフレーム同期の確
立した配列状態にもとづいて並列信号を再配列して出力
を得る構成となっていた。
上述した従来の並列処理型フレーム同期方式は、直列〜
並列変換のタイミングが任意となっているので、並列信
号の配列状態に応じた数のフレーム同期回路と並列信号
の再配列回路が必要であり、回路規模が大きくなるとい
う欠点がある。
並列変換のタイミングが任意となっているので、並列信
号の配列状態に応じた数のフレーム同期回路と並列信号
の再配列回路が必要であり、回路規模が大きくなるとい
う欠点がある。
本発明の方式は、高速ディジタル信号を直列−並列変換
したのちフレーム同期を行う並列処理型フレーム同期方
式において、装置内フレーム位相に対応したフレーム同
期ビットと直列−並列変換後の並列信号との時間軸上の
一致／不一致を検出し、並列信号の変換タイミングを装
置内フレーム位相に一致させてフレーム同期を確立する
構成を有する。
したのちフレーム同期を行う並列処理型フレーム同期方
式において、装置内フレーム位相に対応したフレーム同
期ビットと直列−並列変換後の並列信号との時間軸上の
一致／不一致を検出し、並列信号の変換タイミングを装
置内フレーム位相に一致させてフレーム同期を確立する
構成を有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。直列−
並列変換回路１１は、直列−並列変換タイミング発生回
路１２から受ける直列−並列変換タイミング信号３で、
入力信号１を並列信号２に変換する。
並列変換回路１１は、直列−並列変換タイミング発生回
路１２から受ける直列−並列変換タイミング信号３で、
入力信号１を並列信号２に変換する。
並列信号２はフレーム同期検出回路１３に入力される。
装置内のフレーム位相でカウントする装置内フレームカ
ウンタ１４は装置内フレームパルス４を出力し、フレー
ム同期検出回路１３に入力された受信信号は装置内フレ
ームパルス４と時間軸上で比較され、両者のタイミング
の一致／不−致の検出が行なって直列−並列変換制御信
号５を出力する。ここで、不一致の場合は直列−並列変
換制御信号５によって直列−並列変換タイミング発生回
Ｂ１２が帰還制御され、直列−並列変換タイミング信号
３がビットシフトする。１ビツトシフトした直列−並列
変換タイミング信号３によって並列信号２はその信号配
列を１ビツトシフトして出力する。このような動作をフ
レーム同期検出回路１３で一致検出の結果が得られるま
で繰り返し、一致すると装置内フレームカウンタ１４で
後方保護がとられフレーム同期が確立する。このフレー
ム同期が確立した状態で並列信号２は正規の信号配列を
得る。
ウンタ１４は装置内フレームパルス４を出力し、フレー
ム同期検出回路１３に入力された受信信号は装置内フレ
ームパルス４と時間軸上で比較され、両者のタイミング
の一致／不−致の検出が行なって直列−並列変換制御信
号５を出力する。ここで、不一致の場合は直列−並列変
換制御信号５によって直列−並列変換タイミング発生回
Ｂ１２が帰還制御され、直列−並列変換タイミング信号
３がビットシフトする。１ビツトシフトした直列−並列
変換タイミング信号３によって並列信号２はその信号配
列を１ビツトシフトして出力する。このような動作をフ
レーム同期検出回路１３で一致検出の結果が得られるま
で繰り返し、一致すると装置内フレームカウンタ１４で
後方保護がとられフレーム同期が確立する。このフレー
ム同期が確立した状態で並列信号２は正規の信号配列を
得る。
以上説明したように本発明は、直列−並列変換のタイミ
ングをフレーム同期検出結果で帰還制御することにより
、並列信号の配列状態に応じた数のフレーム同期回路と
並列信号の再配列回路を必要とせず、回路規模を大幅に
縮小できる効果がある。
ングをフレーム同期検出結果で帰還制御することにより
、並列信号の配列状態に応じた数のフレーム同期回路と
並列信号の再配列回路を必要とせず、回路規模を大幅に
縮小できる効果がある。
第１図は本発明の一実施例のブロック図である。
１・・・入力信号、２・・・並列信号、３・・・直列−
並列変換タイミング信号、４・・・装置内フレームパル
ス、５・・・直列−並列変換制御信号、１１・・・直列
並列変換回路、１２・・・直列−並列変換タイミング発
生回路、１３・・・フレーム同期検出回路、１４・・装
置内フレームカウンタ。
並列変換タイミング信号、４・・・装置内フレームパル
ス、５・・・直列−並列変換制御信号、１１・・・直列
並列変換回路、１２・・・直列−並列変換タイミング発
生回路、１３・・・フレーム同期検出回路、１４・・装
置内フレームカウンタ。
Claims (1)
- 高速ディジタル信号を直列−並列変換したのちフレーム
同期を行う並列処理型フレーム同期方式において、装置
内フレーム位相に対応したフレーム同期ビットと直列−
並列変換後の並列信号との時間軸上の一致／不一致を検
出し、並列信号の変換タイミングを装置内フレーム位相
に一致させてフレーム同期を確立することを特徴とする
並列処理型フレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18090490A JPH0470013A (ja) | 1990-07-09 | 1990-07-09 | 並列処理型フレーム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18090490A JPH0470013A (ja) | 1990-07-09 | 1990-07-09 | 並列処理型フレーム同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0470013A true JPH0470013A (ja) | 1992-03-05 |
Family
ID=16091340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18090490A Pending JPH0470013A (ja) | 1990-07-09 | 1990-07-09 | 並列処理型フレーム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0470013A (ja) |
-
1990
- 1990-07-09 JP JP18090490A patent/JPH0470013A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03237832A (ja) | データ・クロックのタイミング合わせ回路 | |
| JPH0470013A (ja) | 並列処理型フレーム同期方式 | |
| KR100303726B1 (ko) | 동기신호에러검출보상장치 | |
| JPH0530068A (ja) | 調歩式データ多重化方式 | |
| JP2811671B2 (ja) | 同期信号検出装置 | |
| JPS63262938A (ja) | 高速同期回路 | |
| JPH01160125A (ja) | フレーム同期方式 | |
| JPH03187544A (ja) | 同期処理ｌｓｉインタフェース方式 | |
| JPS61171246A (ja) | 同期外れ検出回路 | |
| KR970013918A (ko) | 디지탈 전송장치와 데이타 전송속도 변환 회로 및 방법 | |
| SU652717A1 (ru) | Устройство дл многоканальной передачи двоичной информации | |
| JPS63284940A (ja) | フレ−ム同期回路 | |
| JPS62132415A (ja) | くし形フイルタ | |
| JPH02118800A (ja) | 警報検出回路 | |
| JPS6213142A (ja) | 受信制御方式 | |
| JPH01138831A (ja) | フレーム同期回路 | |
| JPH0399540A (ja) | 同期用クロック回路 | |
| JPH05304522A (ja) | 同期検出制御装置 | |
| JPH03202910A (ja) | 同期化回路 | |
| JPH0382246A (ja) | データ処理回路 | |
| JPH04276936A (ja) | フレーム同期回路 | |
| JPH04369940A (ja) | 同期回路 | |
| JPH01228228A (ja) | 多重フレームアライナ回路 | |
| SE9203882D0 (sv) | Saett och anordning foer minimering av scew | |
| JPS63227232A (ja) | フレ−ム同期回路 |