JPH0472640U - - Google Patents
Info
- Publication number
- JPH0472640U JPH0472640U JP1990116314U JP11631490U JPH0472640U JP H0472640 U JPH0472640 U JP H0472640U JP 1990116314 U JP1990116314 U JP 1990116314U JP 11631490 U JP11631490 U JP 11631490U JP H0472640 U JPH0472640 U JP H0472640U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- heat dissipation
- semiconductor chip
- fins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Description
第1図a,b,cは本考案の一実施例の断面図
、正面図および側面図、第2図a,b,cは本考
案の第二の実施例の断面図、正面図および側面図
、第3図a,b,cは従来の半導体装置の断面図
、正面図および側面図、第4図は従来の絶縁型パ
ツケージの熱分布を示す模式的断面図、第5図は
従来と実施例の絶縁型のパツケージの最大許容損
失(自立)を比較した特性図である。 1,1a……半導体チツプマウント用フレーム
、2……半導体チツプ、3……アルミワイヤ、4
……リード、5,5a……放熱用フイン、6……
レーザー捺印用領域。
、正面図および側面図、第2図a,b,cは本考
案の第二の実施例の断面図、正面図および側面図
、第3図a,b,cは従来の半導体装置の断面図
、正面図および側面図、第4図は従来の絶縁型パ
ツケージの熱分布を示す模式的断面図、第5図は
従来と実施例の絶縁型のパツケージの最大許容損
失(自立)を比較した特性図である。 1,1a……半導体チツプマウント用フレーム
、2……半導体チツプ、3……アルミワイヤ、4
……リード、5,5a……放熱用フイン、6……
レーザー捺印用領域。
Claims (1)
- 【実用新案登録請求の範囲】 1 半導体チツプマウント用フレーム上に半導体
チツプを配設し、これを樹脂成形し封入して形成
された半導体装置において、前記樹脂の表面にこ
の樹脂を用いた放熱用フインが一体成形により形
成されたことを特徴とする半導体装置。 2 半導体チツプマウント用フレームの一部が、
放熱用フインの内部まで延長されている請求項1
記載の半導体装置。 3 放熱用フインが、ストライプ状に形成された
請求項1または2記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990116314U JPH0472640U (ja) | 1990-11-06 | 1990-11-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990116314U JPH0472640U (ja) | 1990-11-06 | 1990-11-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0472640U true JPH0472640U (ja) | 1992-06-26 |
Family
ID=31864130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990116314U Pending JPH0472640U (ja) | 1990-11-06 | 1990-11-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0472640U (ja) |
-
1990
- 1990-11-06 JP JP1990116314U patent/JPH0472640U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0472640U (ja) | ||
| JPH0715139Y2 (ja) | 半導体装置 | |
| JPH05335444A (ja) | モールドパッケージ | |
| JPS6380850U (ja) | ||
| JP2943769B2 (ja) | 樹脂封止半導体装置 | |
| JPH03102745U (ja) | ||
| JPS58223353A (ja) | 半導体装置 | |
| JPH0265347U (ja) | ||
| JPH0436246U (ja) | ||
| JPH03104746U (ja) | ||
| JPH03117844U (ja) | ||
| JPH0459949U (ja) | ||
| JPH03101542U (ja) | ||
| JPS61207036U (ja) | ||
| JPH0263553U (ja) | ||
| JPH05218234A (ja) | 半導体装置 | |
| JPS61171257U (ja) | ||
| JPH0247053U (ja) | ||
| JPH0217851U (ja) | ||
| JPS6435755U (ja) | ||
| JPH06177294A (ja) | 半導体装置 | |
| JPH0332432U (ja) | ||
| JPH0312429U (ja) | ||
| JPS62131447U (ja) | ||
| JPH06196596A (ja) | 半導体装置 |