JPH0472732A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0472732A JPH0472732A JP18606090A JP18606090A JPH0472732A JP H0472732 A JPH0472732 A JP H0472732A JP 18606090 A JP18606090 A JP 18606090A JP 18606090 A JP18606090 A JP 18606090A JP H0472732 A JPH0472732 A JP H0472732A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor device
- layer
- furthermore
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229910052802 copper Inorganic materials 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 229910018594 Si-Cu Inorganic materials 0.000 abstract 1
- 229910008465 Si—Cu Inorganic materials 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005245 sintering Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関するものであり、特にＡＩ
配線構造に係る。
配線構造に係る。
従来の半導体装置の一例を、ボンデイングパノド部分の
断面構造図で第２図に示す、この半導体装置は、Ｓｉ基
板１上に眉間絶縁膜２としてＮＳＧ膜を成長させている
。またその上に、配線膜として、Ｓｔを１ｗｔ％含有す
るとともにＣｕを０．５ｗｔ％含有したＡｌ−３ｉ−Ｃ
ｕ膜３を１μｍの厚さに薫着している。さらに、表面保
護膜５として、プラズマＳｉＮ膜を成長させ、ボンデイ
ングパ・２ド部分をエツチング除去して、配ｗＡ膜であ
るＡｌ−３ｉ−Ｃｕ膜３の表面を露出させている。
断面構造図で第２図に示す、この半導体装置は、Ｓｉ基
板１上に眉間絶縁膜２としてＮＳＧ膜を成長させている
。またその上に、配線膜として、Ｓｔを１ｗｔ％含有す
るとともにＣｕを０．５ｗｔ％含有したＡｌ−３ｉ−Ｃ
ｕ膜３を１μｍの厚さに薫着している。さらに、表面保
護膜５として、プラズマＳｉＮ膜を成長させ、ボンデイ
ングパ・２ド部分をエツチング除去して、配ｗＡ膜であ
るＡｌ−３ｉ−Ｃｕ膜３の表面を露出させている。
従来の半導体装置の場合、Ａｊ−３ｉ−Ｃｕ膜３の蒸着
後のシンター処理により、ＳｉやＣｕが表面側に移動す
るため、ワイヤボンドの接着性が劣化するという問題が
あった。
後のシンター処理により、ＳｉやＣｕが表面側に移動す
るため、ワイヤボンドの接着性が劣化するという問題が
あった。
つまり、従来例のようなＡｌ−３ｉ−Ｃｕ膜３単独のＡ
ｌ配線膜である場合には、熱処理工程で、Ｓｉ、Ｃｕが
表面に移動すると、表面側の５ｉｂ 均一分布の場合の２倍の濃度になる場合もある。
ｌ配線膜である場合には、熱処理工程で、Ｓｉ、Ｃｕが
表面に移動すると、表面側の５ｉｂ 均一分布の場合の２倍の濃度になる場合もある。
ＳｉやＣｕを含んだＡｌ配線膜は、一般に純粋なＡｌ膜
４に比べて硬度が高いので、ワイヤボンド時のパワー条
件を厳しくしないと接着しな（なる。
４に比べて硬度が高いので、ワイヤボンド時のパワー条
件を厳しくしないと接着しな（なる。
パワーを上げると、チップへの衝撃が大きくなり、クラ
ンクを発生する可能性が出て（る、また、ＳｉやＣｕの
濃度が高いＡｌ膜はＡｕワイヤとの接着性が悪くなる。
ンクを発生する可能性が出て（る、また、ＳｉやＣｕの
濃度が高いＡｌ膜はＡｕワイヤとの接着性が悪くなる。
この発明の半導体装置は、配線膜としてＣｕ。
Ｓｉの不純物を含む第１のＡｌ膜上に、Ｃｕ、 Ｓ、
７１度が第１のＡｎ膜より低い（Ｃｕ、Ｓｉを全く含ま
ない場合もある）第２のＡｌ膜を積層した２層構造のＡ
ｌ配線膜を用いたものである。
７１度が第１のＡｎ膜より低い（Ｃｕ、Ｓｉを全く含ま
ない場合もある）第２のＡｌ膜を積層した２層構造のＡ
ｌ配線膜を用いたものである。
この発明の構成によれば、Ｃｕ、Ｓｉ４度の異なる第１
および第２のＡｌ膜を、Ｃｕ、Ｓｉ１度の低い第２のＡ
ｎ膜を上層にして、積層した２層構造をＡＪ配線膜とし
ているので、Ａｌ配線膜の蒸着後の熱処理工程で、Ｓｉ
やＣｕがＡｌ配線膜表面上に移動しても、Ａｌ配線膜の
表面のＳｉやＣｕの濃度が従来に比べて低い状態を維持
でき、ワイヤポンドの接着性への影響が小さくなる。
および第２のＡｌ膜を、Ｃｕ、Ｓｉ１度の低い第２のＡ
ｎ膜を上層にして、積層した２層構造をＡＪ配線膜とし
ているので、Ａｌ配線膜の蒸着後の熱処理工程で、Ｓｉ
やＣｕがＡｌ配線膜表面上に移動しても、Ａｌ配線膜の
表面のＳｉやＣｕの濃度が従来に比べて低い状態を維持
でき、ワイヤポンドの接着性への影響が小さくなる。
この発明の半導体装置の一実施例を、ポンディングパッ
ド部の断面構造図で第１図に示す。
ド部の断面構造図で第１図に示す。
この半導体装置は、Ｓｉ基板１上に層間絶縁膜２として
、例えばＬＰ−ＣＶＤ法でＮＳＣ膜を約８０００人の厚
さに成長させる。つぎに、Ｓｌを１ｗｔ％含有するとと
もにＣｕをＱ、５ｗｔ％含有したＡｌ５ｉ−Ｃｕ膜３を
第１のＡｎ膜として約８０００人の厚さにスパッタ蒸着
する。さらにその上に、Ｓｉ、 Ｃｕを含まないＡｌ膜
４を第２のＡｌ膜として約２０００人の厚さにスパッタ
蒸着する。
、例えばＬＰ−ＣＶＤ法でＮＳＣ膜を約８０００人の厚
さに成長させる。つぎに、Ｓｌを１ｗｔ％含有するとと
もにＣｕをＱ、５ｗｔ％含有したＡｌ５ｉ−Ｃｕ膜３を
第１のＡｎ膜として約８０００人の厚さにスパッタ蒸着
する。さらにその上に、Ｓｉ、 Ｃｕを含まないＡｌ膜
４を第２のＡｌ膜として約２０００人の厚さにスパッタ
蒸着する。
このようにしてＡｌ／Ａｌ−３ｉ −Ｃｕの２層構造の
Ａｌ配線膜６にした後、Ａｌ配線膜６をドライウェット
法によりバターニングする。さらに、シンター処理とし
て、４５０℃、約３０分の熱処理を行う。
Ａｌ配線膜６にした後、Ａｌ配線膜６をドライウェット
法によりバターニングする。さらに、シンター処理とし
て、４５０℃、約３０分の熱処理を行う。
つぎに、表面保護膜５として、例えばプラズマＳｉＮ膜
を約８０００人の厚さに成長させ、３８０℃。
を約８０００人の厚さに成長させ、３８０℃。
約３０分のシンター処理を行う。さらに、ポンディング
パッド部分のＡｌ配線膜６のうち上層のＡｌ膜４の表面
を露出させるため、ドライエツチングによりパターニン
グする。
パッド部分のＡｌ配線膜６のうち上層のＡｌ膜４の表面
を露出させるため、ドライエツチングによりパターニン
グする。
この実施例の場合、ＡＩｌ膜４の蒸着後と表面保護膜５
の成長後とにそれぞれ熱処理工程があり、これらの熱処
理工程で、ＡＪ−３ｉ −Ｃｕ膜３中のＳｉ、Ｃｕが表
面側、つまりｋｌ−３ｉ −Ｃｕ膜３の、１Ｍ膜膜中中
移動する。
の成長後とにそれぞれ熱処理工程があり、これらの熱処
理工程で、ＡＪ−３ｉ −Ｃｕ膜３中のＳｉ、Ｃｕが表
面側、つまりｋｌ−３ｉ −Ｃｕ膜３の、１Ｍ膜膜中中
移動する。
ところが、この実施例のように、Ａｌ配線膜６を２層構
造とすることで、表面側でのＳｉ、Ｃｕ濃度を０にして
おけば、熱処理で下層のＡｊｌ−５ｉ−Ｃｕ膜３中のＳ
ｉ、Ｃｕが表面側に移動しても、上層のＡＩ膜膜中中Ｓ
ｉ、Ｃｕ１１度は、それぞれ０．５ｗｔ％、０．２ｗｔ
％と、従来の場合よりも低い濃度を維持でき、ワイヤボ
ンディング性への影響は小さい状態になる。
造とすることで、表面側でのＳｉ、Ｃｕ濃度を０にして
おけば、熱処理で下層のＡｊｌ−５ｉ−Ｃｕ膜３中のＳ
ｉ、Ｃｕが表面側に移動しても、上層のＡＩ膜膜中中Ｓ
ｉ、Ｃｕ１１度は、それぞれ０．５ｗｔ％、０．２ｗｔ
％と、従来の場合よりも低い濃度を維持でき、ワイヤボ
ンディング性への影響は小さい状態になる。
上記の実施例では、ＡＩ／Ａｌ−３ｉ−Ｃｕの２層構造
を示したが、これ以外に、ＳｉをＱ、５ｗｔ％含有する
とともにＣｕをＱ、２＠ｔ％含有したＡＡｌ−３ｉ−Ｃ
ｕを上層とし、Ｓｉを１ｗｔ％含有するとともにＣｕを
Ｑ、５ ｗ ｔ％金含有たＡｎ−３ｉＣｕ膜を下層とす
るＡｌ配線膜のように、上層の第２のＡｎ膜のＳｉ、Ｃ
ｕｆｉ度が下層の第１のＡ！膜のＳｉ、Ｃｕｆｉ度より
低ければ、効果はある。
を示したが、これ以外に、ＳｉをＱ、５ｗｔ％含有する
とともにＣｕをＱ、２＠ｔ％含有したＡＡｌ−３ｉ−Ｃ
ｕを上層とし、Ｓｉを１ｗｔ％含有するとともにＣｕを
Ｑ、５ ｗ ｔ％金含有たＡｎ−３ｉＣｕ膜を下層とす
るＡｌ配線膜のように、上層の第２のＡｎ膜のＳｉ、Ｃ
ｕｆｉ度が下層の第１のＡ！膜のＳｉ、Ｃｕｆｉ度より
低ければ、効果はある。
この発明の半導体装置によれば、上層の第２のＡｌ膜中
のＳｉ、Ｃｕ濃度を下層の第１のＡｌ膜中のＳｉ、Ｃｕ
濃度よりも低（した２層構造のＡｌ配線膜を用いている
ので、製造工程に熱処理工程が含まれていても、Ａｌ配
線膜の表面の５ｉＣｕ濃度が下層の第１のＡｎ膜よりも
高くはならず、ワイヤボンディング性への悪影響を防ぐ
ことができる。
のＳｉ、Ｃｕ濃度を下層の第１のＡｌ膜中のＳｉ、Ｃｕ
濃度よりも低（した２層構造のＡｌ配線膜を用いている
ので、製造工程に熱処理工程が含まれていても、Ａｌ配
線膜の表面の５ｉＣｕ濃度が下層の第１のＡｎ膜よりも
高くはならず、ワイヤボンディング性への悪影響を防ぐ
ことができる。
第１図はこの発明の一実施例の半導体装置のポンディン
グパッド部分の構造断面図、第２図は従来の半導体装置
のポンディングパッド部分の構造断面図である。 １・・・Ｓｉ基板、２・・・層間絶縁膜、３・・・Ａ７
膜−３ｉ−Ｃｕ膜、４・・・Ａｆｌｌ、５・・・表面保
護膜、６・・・Ａｌ配線膜 〔発明の効果〕
グパッド部分の構造断面図、第２図は従来の半導体装置
のポンディングパッド部分の構造断面図である。 １・・・Ｓｉ基板、２・・・層間絶縁膜、３・・・Ａ７
膜−３ｉ−Ｃｕ膜、４・・・Ａｆｌｌ、５・・・表面保
護膜、６・・・Ａｌ配線膜 〔発明の効果〕
Claims (1)
- Ｃｕ、Ｓｉの不純物を含む第１のＡｌ膜の上に前記第
１のＡｌ膜よりＣｕ、Ｓｉ濃度の低い第２のＡｌ膜を積
層した２層構造のＡｌ配線膜を用いたことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18606090A JPH0472732A (ja) | 1990-07-13 | 1990-07-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18606090A JPH0472732A (ja) | 1990-07-13 | 1990-07-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0472732A true JPH0472732A (ja) | 1992-03-06 |
Family
ID=16181691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18606090A Pending JPH0472732A (ja) | 1990-07-13 | 1990-07-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0472732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366783B1 (en) | 1997-06-10 | 2002-04-02 | Nec Corporation | Radio paging receiver having time correction function |
-
1990
- 1990-07-13 JP JP18606090A patent/JPH0472732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6366783B1 (en) | 1997-06-10 | 2002-04-02 | Nec Corporation | Radio paging receiver having time correction function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3208319B2 (ja) | 半導体装置の製造方法 | |
| JPH0472732A (ja) | 半導体装置 | |
| JPS59213145A (ja) | 半導体装置及びその製造方法 | |
| JPH09148326A (ja) | 半導体素子およびその製造方法 | |
| JPH05259274A (ja) | 半導体装置及びその製造方法 | |
| JPS5873136A (ja) | 半導体デバイスの製造方法 | |
| JPH04332131A (ja) | 半導体装置 | |
| JP3096461B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6155780B2 (ja) | ||
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JP2530933B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2987905B2 (ja) | 半導体装置 | |
| JP2004241458A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20040059730A (ko) | 반도체 소자의 제조 방법 | |
| KR100876286B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH0451050B2 (ja) | ||
| JPS61226958A (ja) | 半導体装置およびその製造法 | |
| JPH0320042A (ja) | 半導体装置 | |
| JPS6135577A (ja) | ジヨセフソン接合素子 | |
| JPH0658896B2 (ja) | 半導体装置の製造方法 | |
| JPS60123026A (ja) | 半導体装置の製造方法 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPH02268443A (ja) | 半導体装置 | |
| JPH01124222A (ja) | ＧａＡｓ半導体装置の製造方法 | |
| JPS641050B2 (ja) |