JPH0485838A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH0485838A
JPH0485838A JP2199797A JP19979790A JPH0485838A JP H0485838 A JPH0485838 A JP H0485838A JP 2199797 A JP2199797 A JP 2199797A JP 19979790 A JP19979790 A JP 19979790A JP H0485838 A JPH0485838 A JP H0485838A
Authority
JP
Japan
Prior art keywords
bonding pad
integrated circuit
semiconductor integrated
capacitance
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2199797A
Other languages
English (en)
Inventor
Yoshihiro Osada
長田　芳裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2199797A priority Critical patent/JPH0485838A/ja
Publication of JPH0485838A publication Critical patent/JPH0485838A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路に関するものである。
〔従来の技術〕
従来、半導体集積回路においては、これを構成する個々
の素子の電気的接続を実現するために、アルミ薄膜をバ
ターニングした配線を利用してきた。そして、アルミ配
線の終端から電気的接続を外部に取出すためＫ、アルミ
配線の終端の面積を大きくしてボンディングパッドを形
成しこの部分に金線等のリード線を溶着することが一般
的に行なわれてきた。第８図は従来の半導体集積回路の
平面図、第９図は第８図に示すＡ−Ａにおける断面図で
ある。図において、（１）、（２）はボンディングパッ
ド、（３）、　（４）はアルミ配線、（５）は個々の素
子、（６）は絶縁膜、（７）は半導体基板、（８）、　
（９）はリード線である。
次に動作について説明する。
第８図に示す集積回路においてボンディングパッド（１
）、　（２）の大きさが１５０μ平方、絶縁膜（６）が
酸化シリコン膜で膜厚が１μのとき、ボンディングパッ
ド（１）、（２）と半導体基板（７）の間の静電容量は
最大５．２Ｘ１０　　ＰＦとなる。
〔発明が解決しようとする課題１ 従来の半導体集積回路は以上のように構成されているの
で、ボンディングパッドと半導体基板の間の静電容量は
浮遊容量として作用し、遅延時間を増加させる等の集積
回路の特性を悪化させるなどの問題点があった。
この発明は、上記のような問題点を改普するためＫなさ
れたもので、ボンディングパッドの実面積を減少させる
ことにより特性を改善した半導体集積回路を得ることを
目的とする。
［課題を解決するための手段］ この発明による半導体集積回路は、ボンディングパッド
に多数の開孔部を設けたものである。
〔作用〕
この発明による半導体集積回路はボンディングパッドに
多数の開孔部を設け、実面積を減少させることにより、
ボンディングパッドと半導体基板の間の静電容量を小さ
くして浮遊容量による半導体集積回路の特性の悪化を防
ぐっ 〔実施例〕 以下５この発明の一実施例を図について説明する６第１
図は半導体集積回路の平面図、第２図は第１図に示すＢ
−Ｂにおける断面図、第３図ないし第５図は第１図の半
導体集積回路の製造工程に従って示す断面図、第６図＃
′ｉ第１図に示す開孔部を設けたボンディングパッドを
形成するためのフォトマスクを示す平面図、第７図は第
１図に示す開孔部を設けたボンディングパッドの開孔部
ｃｏ数を増やした場合を示す開孔部を設けたボンディン
グパッドの平面図である。図において（１）〜（９）は
第８図および第９図の従来例に示したものと同等である
ので説明を省略する。（１０）、　（１１）、　（１５
）は開孔部を設けたボンディングパッド、（１２）はマ
ルミ膜（１３）はフォトマスク、（１４）は開孔部、（
１６）はリード線である。
次に動作について説明する。まず第３図ないし第６図に
より製造方法について説明する。第３図に示すごとく、
個々の素子（５）と絶縁膜（６）（酸化シリコン膜、膜
厚１μ）を形成する。次に、第４図に示すごとくアルミ
＃（１２ン１μを形成する。そして、第６図に示すフォ
トマスク（１３）を用いて公知の写真製版技術により、
アルミ配線（３Ｌ　（４）と多数の開孔部を有するボン
ディングパッド（１０）、　（１１）を第５図に示すご
とく同時に形成する。最後に、開孔部を設けたボンディ
ングパッド（１０）、　（１１）に金線等のリード線（
８）、　（９）を溶着することにより第１図に示す半導
体集積回路が得られる。
第１図に示す開口部を有するボンディングパッド（１０
）、　（１１）の代りに第７図に示すように、２５μ平
方の開孔部（１４）が１２個ある１５０μ平方の開孔部
を有するボンディングパッド（１５）を用いたとき、こ
れと半導体基板（７）の間の静電容量は最大３．５　Ｘ
　１０〜３ｐＦとなり浮遊容量が小さくなり、半導体集
積回路の特性は改善される。
尚、上記実施例では開孔部を有するボンディングパッド
（１０）、　（１１）、　（１５）の開孔部（１４）の
形状が正方形の場合について説明したが、かかる開孔部
（１４）の形状にかかわらず同様の効果が得られること
は言うまでもない。
［発明の効果］ 以上のようにこの発明によれは開孔部を設けたボンディ
ングパッドを設けることによりボンディングパッドと半
導体基板の間の静電容量を小さくして浮遊容量による特
性の悪化を防ぐ効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体集積回路の平
面図、Ｌｊ１ｇ２図は第１図に示すＢ−Ｂにおける断面
図、第３図ないし第５図は第１図の半導体集積回路の製
造工程に従って示す断面図、第６図は第１図に示す開孔
部を設けたボンディングパッドを形成するためのフォト
マスクを示す平面図、第７図は第１図に示す開孔部を設
けたボンディングパッドの開孔部の数を増やした場合を
示す開孔部を設けたボンディングパッドの平面図、第８
図は従来の半導体集積回路の平面図、第９図は第８図に
示すＡ−Ａにおける断面図である。 図において、（３１，（４＋はアルミ配線、（５）は素
子、（６）は絶縁膜、（７）は半導体基板、（８）、　
（９）、　　（１６）はリード線、（１０）、　（１１
）、　（１５）は開孔部を設けたボンディングパッド、
（１２）はアルミ膜、（１３）はフォトマ７り、（１４
）は開孔部である。 尚、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. ボンディングパッドに開孔部を設けてボンディングパッ
    ドの実面積を減少させることにより、ボンディングパッ
    ドと半導体基板の間の静電容量を小さくして浮遊容量に
    よる特性の悪化を防ぐことを特徴とする半導体集積回路
    。
JP2199797A 1990-07-26 1990-07-26 半導体集積回路 Pending JPH0485838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2199797A JPH0485838A (ja) 1990-07-26 1990-07-26 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2199797A JPH0485838A (ja) 1990-07-26 1990-07-26 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH0485838A true JPH0485838A (ja) 1992-03-18

Family

ID=16413784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2199797A Pending JPH0485838A (ja) 1990-07-26 1990-07-26 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH0485838A (ja)

Similar Documents

Publication Publication Date Title
JP2988075B2 (ja) 半導体装置
JPS62203359A (ja) 積層型半導体装置およびその製造方法
JPH01238032A (ja) 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置
JP2622156B2 (ja) 集積回路パッド用の接触方法とその構造
JP3549714B2 (ja) 半導体装置
JPH07122604A (ja) 半導体集積回路装置
JPH0485838A (ja) 半導体集積回路
JP2937111B2 (ja) 半導体装置とその製造方法
JPH0410649A (ja) ３次元実装用半導体基板の製造方法
JP3692353B2 (ja) 半導体装置のアッセンブリ方法
JPH04278542A (ja) 半導体装置及びその製造方法
JPS6354745A (ja) 半導体集積回路
JPS6247139A (ja) 転写バンプ基板の形成方法
JPH03161935A (ja) 半導体集積回路
JPS6081852A (ja) 半導体装置
JPH0786281A (ja) 半導体装置および半導体装置の製造方法
JPH02177451A (ja) 半導体集積回路装置
JPH03136351A (ja) 半導体集積回路
US20030015797A1 (en) Semiconductor device
JPH01312854A (ja) 半導体集積回路の多層配線構造の製造方法
JPH02116152A (ja) 混成集積回路装置
JPS63246882A (ja) トンネル接合型固体電子装置
JPS59117236A (ja) 半導体装置
JPS6020523A (ja) 電子装置
JPS5836498B2 (ja) 半導体装置