JPH0486112A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は高周波領域でのクリップ動作特性を改善しｔこ
増幅回路に関する。

（ロ）従来の技術 第２図を参照して従来のンングルエンデッドプッシュブ
ル増幅回路（以下、単に増幅回路と称する）を説明する
。

この増幅回路は電源端子子ＶＣＣと出力端子ＶＯＬＩ□
にそれぞれコレクタ、エミッタが接続されるＮＰＮ　）
ランジフタＱ１□と、電源端子−■ｏｃと出力端子Ｖ、
。ＬＩＴにそれぞれエミッタ、コレクタが接続されるＰ
ＮＰ　）ランジフタＱ　＋８と、所定の電流増幅率を得
るためにＮＰＮ）ランジフタＱ　１７、ＰＮＰ　）ラン
ジフタＱ　＋ａにそれぞれダーリントン接続されるＮＰ
Ｎ　）ランジフタＱ　＋　ｓ、ＰＮＰトランブフタＱＩ
６と、抵抗Ｒ１８、Ｒ１９およびトランジスタＱ１３か
らなるベース　バイアス回路と、トランジスタＱ　ｚ、
Ｑ　１２からなる差動増幅回路と、抵抗Ｒ２ａ、コンデ
ンサＣＩ４からなる負帰還回路等から構成される。

抵抗Ｒ１８、Ｒ１９およびトランジスタＱ　＋３からな
るベース　バイアス回路は、その抵抗Ｒ＋ｓ、Ｒ３゜の
抵抗値が例えばＲ、、＝　３　Ｒ，９に設定されて、ト
ランジスタＱ　ＩＩのコレクタ　エミッタ間電圧■。６
が一定な Ｖｏ、、＝ＶＢ１（Ｒ１１＋Ｒ１２）／Ｒ４Ｖ８Ｅ＃　
２　、４　Ｖ とされている。（■８６はトランジスタＱ　ＩＩのベス
・ユミッタ電圧ン そこで、Ａ、Ｂ点の電位に着目すると、電位ＶＡ、ＶＢ
）関係はＶＡ：■６＋４ＶＩＩＥとなり、全てのトラン
ジスタのベース　エミッタ電圧がＶｓｌ：に等しいと仮
定すると、電位■８がＶ８＝−２Ｖ、Ｌ、即ちＶ　Ａ＝
　Ｖ　Ｂ＋４　Ｖ　Ｂ、”　２　Ｖ　ｓｉ（’）とき、
ＮＰＮトランジスタフタｌ　５、Ｑ　１７、ＰＮＰ　）
ランジフタＱ　１６、Ｑ　＋ｓの全てのトランジスタが
オフする。

そして、電位■８がＶＢ＞　−２Ｖ、、ニなると、ＰＮ
Ｐトランジスタフタ１８とＱ１８はオフし、電位ｖＡＶ
、＋４　ＶＩＩＥ＞　２　ＶＩＩＫによりＮＰＮトラン
ジスタフタ１５とＱ１□が負帰還回路の定数により定ま
る正極性の■。１、を出力する。

まｔｃ　、電位Ｖ８がＶ８＜−２Ｖ、Ｊ：な７．：ｚ！
：ＮＰＮトランジスタフタ＋５とＱ　＋ｙがオフし、Ｐ
ＮＰ　）ランジフタＱ　１６とＱ　１８が動作して負極
性の所定振幅のｖｏ、Ｊ、を出力する。

以上のように、シングルエンデフド　プッシュプル増幅
回路は人力信号ＶＩＮに対応する電位ＶＢの半波毎にＮ
ＰＮ　）ランジフタＱ　ＩｓとＱ　１７、ＰＮＰ）ラン
ジフタＱ　ＩＦＩとＱ　＋ａが交互に動作してＶ　ｏｕ
Ｔを出力する。

第３図は前記しｔと増幅回路の出力段トランジスタを高
バイアスで、かつ３０ＫＨ，で動作させたときの実測波
形図であって、ＮＰＮ　）ランジフタＱ　１７とＰＮＰ
トランジスタフタ＋８のエミッタ電流１、、、、ＩＥ、
の波形およびそのベース　ベース間電圧Ｖ、Ｈの波形を
示している。

ＮＰＮトランジスタフタ１４とＰＮＰ　）ランジフタＱ
　＋ｓを高バイアス動作させると、そねらトランジスタ
のベース領域には過剰な少数キャリアが蓄積される。そ
こで、ＮＰＮ　）ランジスクＱ　＋ｓ、Ｑがクリップ（
飽和）状態から脱して後の暫くはこの少数キャリアに基
づく電流Ｉｌ：。゛が重畳して流れ、出力Ｖ。ＩＪＴは
飽和状態のレベルを維持する。

この出力Ｖ。、１が抵抗Ｒ２４、コンデンサＣ１４から
なる負帰還回路を介して、トランジスタＱ。

Ｑ１０からなる差動増幅回路の反転入力端子に人力され
ると差動増幅回路のトランジスタＱ　１２がオフし、こ
れにより比較的バイアスが深く変化し始めているトラン
ジスタＱ　ｚをさらに深くバイアスすることになる。そ
こで、トランジスタＱＩ＋がオンし、ＰＮＰトランジス
タフタ６とＱ　＋ａがオンして、過剰少数キャリアに基
づいてＮＰＮ　トランジスタＱ　＋ｙからＰＮＰ　）ラ
ノジフタＱ１８に貫通する電流が流れる。このとき、過
剰少数キャリアは電源電圧２Ｖｃｃにより加速されるた
めその電流は極めて大きな値となり、大きな電力損失と
なる。

なお、ＮＰＮ　）ランジフタＱ１□からＰＮＰ　）ラン
ジフタＱ１８に貫通する電流の原因はこの他にも予測さ
れるのであるが未解明の部分を含むため留保する。

（ハ）発明が解決しようとする課題 従って、本発明が解決しようとする一般的課題は増幅回
路を高周波でクリップ動作させるとシングルエンデフド
・プッシュプル接続されるトランジスタのベース−ベー
ス間電圧■、が上昇する現象の発見に基づくものであっ
て、増幅回路の高周波領域でのクリップ動作特性の改善
にあるが、本発明のより具体的解決課題の説明のため、
上記した課題を解決するために本発明の開発過程におい
て検討された増幅回路を第４図を参照して説明する。

同図に示す増幅回路は第２図に示した増幅回路のＮＰＮ
　）ランジヌタＱ１□とＰＮＰ　）ランジフタＱ　１８
のベース−ベース間にツェナーダイオードＺＤを付加し
たしのであって、ＮＰＮ　）ランジスタＱ１□とＰＮＰ
　ｌ−ランジフタＱ１８のベース　ペース間電圧■８Ｂ
が２ｖ程度の降伏電圧を有するツェナーダイオードＺＤ
によって定電圧制御されるｔこめ、原理上はＮＰＮ　）
ランジフタＱ　１７とＰＮＰトランジスタフタ＋８の両
トランジスタが同時にオンすることが防止され、一応の
目的が達せられる。

しかしながら、２■程度の降伏電圧を有するツェナーダ
イオードＺＤの降伏特性はツェナー降伏が支配的であり
、その降伏特性が滑らかであるため必要とする定電圧特
性を得ることが極めて困難である。また、降伏特性が滑
らかであることとツェナーダイオードＺＤのコンタクト
抵抗降下の影響により、ツェナーダイオードＺＤが降伏
領域で線形動作してベース−ベース間電圧ＶＢＢを完全
には定電圧制御できず、シングルエンデフドプッシュブ
ル接続されるトランジスタのエミッタ電流を制御できな
い問題を有している。

従って、本発明が解決しようとするより具体的解決課題
は簡素な回路構成により、シングルエンデツド・プッシ
ュプル接続されるトランジスタのエミッタ電流を設計電
流値において定電流制御することにあり、もって増幅回
路の熱暴走を防止することにある。

に）課題を解決するだめの手段 本発明は上記課題に鑑みてなされたものであって、シン
グルエンデツド　プッシュプル接続される出力段トラン
ジスタのエミッタ抵抗の抵抗降下をトランジスタにより
検知すると共にこのトランジスタにより出力段トランジ
スタのベース　エミッタ電位を制御することによって、
出力段トランジスタを定電流制御し、貫通電流を防止す
るものである。

（ホ）作用 エミッタ抵抗の抵抗降下検知をトランジスタのベース　
エミッタ間電位Ｖ。との比較により行うため、抵抗降下
検知において出力段トランジスタの温度特性が補正され
る。まｔｃ　、抵抗降下検知トランジスタのベース人力
が低インピーダンスであるため、出力段トランジスタの
ベース　エミッタ電位制御を臨界的に行うことが可能と
なる。さらには、エミッタ抵抗調整により設定すること
が可能であるためアセンブリ後の調整し可ｆｆ、Ｈニな
り、特に混成集積化に適する。

（へ）実施　例 第１図を参照して本発明の一実施例を説明する。

同図に図示する増幅回路は電源端子＋ＶＣＣにコレクタ
が接続され、出力端子■。Ｕ工に抵抗Ｒ４を介してエミ
ッタが接続されるＮＰＮ　トランジスタＱ４と、電源端
子−■。６にコレクタが接続され、出力端子Ｖ。ＬＩＴ
に抵抗Ｒ５を介してエミッタが接続されるＰＮＰ　）ラ
ンジフタＱ、と、所定の電流増幅率を得るためにＮＰＮ
　）ランジフタＱ４、ＰＮＰトランジスタフタにそれぞ
れダーリントン接続されるＮＰＮ　）ランジフタＱ３お
よびＰＮＰトランジスタフタと、抵抗Ｒ，，Ｒ，、トラ
ンジスタＱ、からなるベース・バイアス回路と、ＮＰＮ
トランジスタフタのベース、エミッタ、ＰＮＰ　）ラン
ジフタＱ、のエミッタにコレクタ、ベース、エミッタが
それぞれ接続される第３のＮＰＮトランジスタフタと、
ＰＮＰ　ｌ−ランジフタＱ５のベース、エミッタ、ＮＰ
Ｎ）ランジフタＱ４のエミッタにコレクタ、ベース、エ
ミッタがそれぞれ接続される第４のＰＮＰ　トランジス
タＱ７から構成される。なお、一部の電圧増幅回路およ
び負帰還回路は省略されている。

本発明は混成集積回路化された増幅回路に限定されるも
のではないが、実施例ではそのトランジスタはチップ形
状で絶縁金属基板上に形成されｔコ配線パターンに実装
され、抵抗はチップ抵抗によりあるいは印刷抵抗により
同様に絶縁金属基板上に形成されｔこ配線パターンに実
装されている（図示されていない）。まｔこ、前記ベー
ス　バイアス回路および第３のトランジスタＱ６、第４
のトランジスタＱ７はＮＰＮトランジスタフタ、ＰＮＰ
トランジスタフタに隣接配置されて、その温度を迅速に
検知し、増幅回路の温度補償を適正に行うようなされて
いる。

抵抗Ｒ１、Ｒ２およびトランジスタＱ１からなるベース
　バイアス回路の抵抗Ｒ１、Ｒ２の抵抗値はＲ＋　＝　
３　Ｒ２に設定さね、トランジスタＱ、のコレクタ　エ
ミッタ間電圧Ｖ、４は一定な ＶＣ［！＝　Ｖ、＋：　（Ｒ＋　十Ｒ２）　／　Ｒ２Ｖ
８Ｅ とされている。（Ｖ□はトランジスタＱ、のベス　エミ
ッタ電圧） 従って、人力信号Ｖｌ’と■１Ｎの関係はＶ　＋　　　
＝　Ｖ　ＩＮ＋４　Ｖｓ＋＋：となって、従来例のＡ、
Ｂ点の電位にそれぞれ対応する電位が得られ、従来の増
幅回路と同様な動作が行われる。

次に、第３のトランジスタＱ６、第４のトランジスタＱ
７の動作を説明する。

出力段のＮＰＮ　）ランジフタＱ４と第３のＮＰＮトラ
ンジスタフタのみに着目すると、この回路は定電流Ｉ＝
ＢｓＥ／Ｒ，を流す定電流回路として動作する。そこで
、例えばエミッタ抵抗Ｒ４に０２Ωの抵抗を使用すると
、出力段のＮＰＮ　）ランジフタＱ４のエミッタ電流の
最大値は３Ａに定電流制御される。同様に、出力段のＰ
ＮＰトランジスタフタと第４のＰＮＰトランジスタフタ
の回路も出力段のＰＮＰ　）ランジフタＱ５のエミッタ
電流の最大値を３Ａに定電流制御する。

以上、本発明の増幅回路は出力段トランジスタの電流自
体を検出し、直接制御するため他のパラメータに影響さ
れない良好な電流抑制を行うことが可能である。

（［）発明の効果 以上述べたように本発明によれば、シングルエンデツド
　プッシュプル接続される出力段トランジスタのエミッ
タ電流自体を直接検出し、所定の電流値に抑制する構成
であるｔこめ、他のパラメタの影響を受けることなく確
実な電流制御を行うことができる。また、出力段トラン
ジスタのエミッタ電流検出と制御の双方を単一のトラン
ジスタにより行うことができるため、回路構成が簡素化
される。

【図面の簡単な説明】

第１図は本発明の一実施例の要部回路図、第２図は従来
の増幅回路の回路図、第３図は従来の増幅回路の動作波
形図、第４図は従来の他の増幅回路の要部回路図。 Ｑ　１〜Ｑ７ ｖｌＮ、　■ トランジスタ、　Ｒ，〜Ｒ５・抵抗、 入力端子、　ＶＯＵ□　出力端子。

Claims (4)

【特許請求の範囲】
1. （１）シングルエンデッド・プッシュプル接続され、エ
   ミッタ間に抵抗が挿入される第１および第２のトランジ
   スタと、 第１のトランジスタのベース、エミッタ、第２のトラン
   ジスタのエミッタにコレクタ、ベース、エミッタがそれ
   ぞれ接続される第３のトランジスタと、 第２のトランジスタのベース、エミッタ、第１のトラン
   ジスタのエミッタにコレクタ、ベース、エミッタがそれ
   ぞれ接続される第４のトランジスタから構成される増幅
   回路。
2. （２）前記第１乃至第４のトランジスタおよび抵抗器を
   含む増幅回路を構成する回路素子が絶縁金属基板上に実
   装される請求項１記載の増幅回路。
3. （３）前記第３および第４のトランジスタが第１および
   第２のトランジスタに隣接配置される請求項１記載の増
   幅回路。
4. （４）前記第１および第２のトランジスタが相補型トラ
   ンジスタで構成される請求項１記載の増幅回路。