JPH0486940U - - Google Patents
Info
- Publication number
- JPH0486940U JPH0486940U JP12871490U JP12871490U JPH0486940U JP H0486940 U JPH0486940 U JP H0486940U JP 12871490 U JP12871490 U JP 12871490U JP 12871490 U JP12871490 U JP 12871490U JP H0486940 U JPH0486940 U JP H0486940U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- computer
- output
- data
- data output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
第１図はこの考案の一実施例による出力制御回
路を示す図、第２図は従来の出力制御回路を示す
図である。 １は計算機、２はデータバス、３はアドレスバ
ス、５ａは出力回路、６はアドレスデコーダ、８
は出力保護回路、１１は保持回路、１２は比較デ
ータ、１３は差動回路、１４はゲート信号、１５
はゲート回路、１６はラツチ信号、１８は符号識
別回路、２０は判定回路、２１は割込信号である
。なお、図中、同一符号は同一、又は相当部分を
示す。
路を示す図、第２図は従来の出力制御回路を示す
図である。 １は計算機、２はデータバス、３はアドレスバ
ス、５ａは出力回路、６はアドレスデコーダ、８
は出力保護回路、１１は保持回路、１２は比較デ
ータ、１３は差動回路、１４はゲート信号、１５
はゲート回路、１６はラツチ信号、１８は符号識
別回路、２０は判定回路、２１は割込信号である
。なお、図中、同一符号は同一、又は相当部分を
示す。
Claims (1)
- プログラムの実行手順に従つて演算を実行する
計算機、連続性のある数値演算結果を外部に出力
する出力回路、計算機から出力されたデータとそ
の一つ前に出力されたデータとを比較し、差が許
容範囲内にある時には出力回路に出力されるデー
タと同一のデータが保持され、許容範囲を超えて
いた時には一つ前に格納されたデータがそのまま
保持される保持回路、出力回路と保持回路を計算
機から出力されるアドレスに従つて選択するアド
レスデコーダ、保持回路から出力されるデータと
計算機から出力されるデータの差をチエツクする
差動回路、差動回路のチエツク結果の差が許容範
囲内にある時のみ出力回路と保持回路に計算機か
らのデータを書き込むためのラツチ信号を出力す
るゲート回路、保持回路に保持されたデータの符
号ビツトと計算機より出力されたデータの符号ビ
ツトを比較する符号識別回路、差動回路の結果が
許容範囲を超え、さらに符号識別回路の結果が異
符号を示した時に計算機に割込信号を発生する判
定回路より構成され、計算機から出力されたデー
タと保持回路から出力されたデータの差を順次に
差動回路にてチエツクし、もし計算機のエラーな
どによつて許容範囲以上の差が発生した時にはゲ
ート回路によつて出力回路への書き込みを禁止し
、さらに保持回路に保持された符号ビツトと計算
機から出力されたデータの符号ビツトが異なつて
いる時には計算機に割込を発生し、自動的にエラ
ーデータを排除すると共に、計算機にエラーの発
生を通報することを特徴とする出力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12871490U JPH0486940U (ja) | 1990-11-30 | 1990-11-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12871490U JPH0486940U (ja) | 1990-11-30 | 1990-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0486940U true JPH0486940U (ja) | 1992-07-28 |
Family
ID=31876160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12871490U Pending JPH0486940U (ja) | 1990-11-30 | 1990-11-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0486940U (ja) |
-
1990
- 1990-11-30 JP JP12871490U patent/JPH0486940U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61166653A (ja) | アドレス変換エラー処理方法 | |
| ES2144488T3 (es) | Sistema de tratamiento de datos que emplea coherencia de antememoria empleando un protocolo de escrutinio. | |
| JPH0486940U (ja) | ||
| JPH0486939U (ja) | ||
| JPH0478646U (ja) | ||
| JPS623520B2 (ja) | ||
| JPS6296744U (ja) | ||
| JP2562486B2 (ja) | データ処理装置エラー処理方式 | |
| JPS62117648U (ja) | ||
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH0482730U (ja) | ||
| JP2847741B2 (ja) | マイクロコンピュータ | |
| JPS59161600U (ja) | メモリへの不正書込み防止回路 | |
| JPH01219933A (ja) | バスウィンドウ回路 | |
| JPH0350262U (ja) | ||
| JPH03100906U (ja) | ||
| JPS60230242A (ja) | リセツト要因判別方式 | |
| JPH0397747U (ja) | ||
| JPS62184549A (ja) | 共有メモリ占有機能付端末装置 | |
| KR930014039A (ko) | 계층적 캐시 시스템의 보조캐시 제어기 | |
| JPH06149677A (ja) | キャッシュメモリシステム | |
| JPS6384650U (ja) | ||
| JPH03121458U (ja) | ||
| JPH01277948A (ja) | メモリーカード | |
| JPH02163839A (ja) | 出力保護回路 |