JPH051225U - 半導体装置のリードフレーム - Google Patents

半導体装置のリードフレーム

Info

Publication number
JPH051225U
JPH051225U JP4669691U JP4669691U JPH051225U JP H051225 U JPH051225 U JP H051225U JP 4669691 U JP4669691 U JP 4669691U JP 4669691 U JP4669691 U JP 4669691U JP H051225 U JPH051225 U JP H051225U
Authority
JP
Japan
Prior art keywords
island
chip
lead frame
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4669691U
Other languages
English (en)
Inventor
実子 太田
Original Assignee
山形日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 山形日本電気株式会社 filed Critical 山形日本電気株式会社
Priority to JP4669691U priority Critical patent/JPH051225U/ja
Publication of JPH051225U publication Critical patent/JPH051225U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【構成】ダイボンディングするアイランド2に穴3を形
成する。 【効果】アイランド2に形成された穴3に、封止樹脂7
が侵入することによって、チップ6とアイランド2の熱
膨張率の差により発生する応力を緩和させ、チップ6の
クラックを防止することができる。このため、アイラン
ド2の上に緩衝材として形成する銀めっき層4も厚くす
る必要がなくなるため製造コストを低減できる。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は半導体装置のリードフレームに関し、特に半導体チップをダイボンデ ィングするアイランドを有する半導体装置のリードフレームに関する。
【0002】
【従来の技術】
従来の半導体装置のリードフレームは、図3に示すように、半導体チップ(以 下チップと記す)6をダイボンディングするためのアイランド12が平坦な平板 形状をしていた。
【0003】
【考案が解決しようとする課題】
従来の半導体装置のリードフレームでは、ソルダ5を使用したダイボンディン グ時に、チップ6とチップ6をダイボンディングするためのアイランド12との 熱膨張率の違いにより発生するチップクラックが問題点となっていた。
【0004】 また、チップクラック対策としてアイランド12上に銀めっき層4を形成し、 チップ6とアイランド12間の緩衝材として利用する方法が取られているが、チ ップ6の大きさと共にチップクラックの発生率が高くなることから銀めっき層4 の厚さもチップ6の大きさに比例して厚くする必要があり、製造コストが高くな るという問題点があった。
【0005】 本考案の目的は、チップクラックの発生しない安価な半導体装置が得られる半 導体装置のリードフレームを提供することにある。
【0006】
【課題を解決するための手段】
本考案は、半導体チップを搭載するアイランドと、該アイランドを被覆する銀 めっき層と、前記半導体チップの電極に接続し、封止樹脂外部へ導出されるリー ドとを有する半導体装置のリードフレームにおいて、前記アイランドに穴を設け る。
【0007】
【実施例】
次に、本考案の実施例について図面を参照して説明する。
【0008】 図1は本考案の一実施例の要部平面図、第2は図1のアイランドにチップを搭 載し封止樹脂にて封止した断面図である。
【0009】 図1及び図2に示すように、チップ6をダイボンディングにて搭載するアイラ ンド2に、あらかじめ、穴3を形成する。この穴3の形状は、アイランド2のチ ップ搭載面の開口を小さくし、裏面の開口を大きくすり鉢状に形成することによ ってアイランド2の裏面からの封止樹脂7を侵入し易くし、チップ6とアイラン ド2の熱膨張率の差により発生する応力を穴3に充填された封止樹脂7によって 緩和させチップ6のクラックの発生を防止する。
【0010】 このため、アイランド2上に緩衝材として形成する銀めっき層4についても、 チップ6の大きさに比例して厚くする必要がなくなるため、製造コストが低減で きる。
【0011】
【考案の効果】
以上説明したように、本考案は、半導体装置のリードフレームにおいて、チッ プをダイボンディングするアイランドに穴を形成し、その穴に封止樹脂が侵入す るようにしたので、チップとアイランドの熱膨張率の差により発生する応力を緩 和しチップクラックを防止するという効果を有する。
【0012】 また、チップの大きさに比例して銀めっき層の厚さを厚くする必要がなくなり 製造コストの低減効果も有する。
【図面の簡単な説明】
【図1】本考案の一実施例の要部平面図である。
【図2】図1のアイランドにチップを搭載し封止樹脂に
て封止した断面図である。
【図3】従来の半導体装置のリードフレームの一例にチ
ップを搭載した断面図である。
【符号の説明】
1 リード 2,12 アイランド 3 穴 4 銀めっき層 5 ソルダ 6 チップ 7 封止樹脂

Claims (1)

  1. 【実用新案登録請求の範囲】 【請求項1】 半導体チップを搭載するアイランドと、
    該アイランドを被覆する銀めっき層と、前記半導体チッ
    プの電極に接続し、封止樹脂外部へ導出されるリードと
    を有する半導体装置のリードフレームにおいて、前記ア
    イランドに穴を設けたことを特徴とする半導体装置のリ
    ードフレーム。
JP4669691U 1991-06-21 1991-06-21 半導体装置のリードフレーム Pending JPH051225U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4669691U JPH051225U (ja) 1991-06-21 1991-06-21 半導体装置のリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4669691U JPH051225U (ja) 1991-06-21 1991-06-21 半導体装置のリードフレーム

Publications (1)

Publication Number Publication Date
JPH051225U true JPH051225U (ja) 1993-01-08

Family

ID=12754546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4669691U Pending JPH051225U (ja) 1991-06-21 1991-06-21 半導体装置のリードフレーム

Country Status (1)

Country Link
JP (1) JPH051225U (ja)

Similar Documents

Publication Publication Date Title
JPH10163401A (ja) リードフレーム、半導体パッケージ及び半導体パッケージの製造方法
JP2003100986A (ja) 半導体装置
JP2001015668A (ja) 樹脂封止型半導体パッケージ
JPH03136355A (ja) ヒートシンク付半導体装置
JP4489791B2 (ja) Qfnパッケージ
JPH043450A (ja) 樹脂封止型半導体装置
JPH051225U (ja) 半導体装置のリードフレーム
JPH08204083A (ja) 半導体装置用リードフレーム
JP2010118712A (ja) Qfnパッケージの製造方法
JP2003007933A (ja) 樹脂封止型半導体装置
JPS63138794A (ja) 半導体レ−ザ素子ダイボンデイング方法
JPH03105950A (ja) 半導体集積回路のパッケージ
JPS6223096Y2 (ja)
JPH02144946A (ja) 半導体装置
JP2705983B2 (ja) 半導体装置の製造方法
JPH04340237A (ja) 樹脂封止形半導体装置の製造方法
KR950000051Y1 (ko) 반도체용 칩
JPH04168753A (ja) 半導体装置
JPH04196471A (ja) 半導体装置
JPH04171751A (ja) 半導体装置のリードフレーム
JPH0476504B2 (ja)
KR970013137A (ko) 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법
JP2809478B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0451143U (ja)
JPH10321782A (ja) 樹脂封止型半導体装置