JPH05143520A - Ｄｍａ転送方式 - Google Patents
Ｄｍａ転送方式Info
- Publication number
- JPH05143520A JPH05143520A JP30297691A JP30297691A JPH05143520A JP H05143520 A JPH05143520 A JP H05143520A JP 30297691 A JP30297691 A JP 30297691A JP 30297691 A JP30297691 A JP 30297691A JP H05143520 A JPH05143520 A JP H05143520A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- transfer
- dma
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】ＤＭＳ転送中のデータエラー発生時に転送を一
時中断しデータの補正を再開することにより、ＤＭＡ転
送を最初からし直す必要が無くなるため転送効率が向上
する。 【構成】メモリアドレスレジスタ１３はＤＭＡ転送中の
メモリ３に対するアドレスを格納する。パリティチェッ
カー１１のデータエラー検出によりエラーフリップフロ
ップ１２がセットされるとマイクロプロセッサ１に対す
るＤＭＡ信号５１が遮断されゲート１５が閉じると共
に、ＤＭＡコントローラ２とＩ／Ｏポート４へデータエ
ラーを報告しＤＭＡ転送を一時中断する。マイクロプロ
セッサ１はＤＭＡ信号とＴＣ信号５３を確認しデータエ
ラー発生を知り補正処理に入る。メモリからＩ／Ｏポー
トへの転送時にはメモリアドレスレジスタにより、メモ
リからデータを読出し、またＩ／Ｏポートからメモリへ
の転送時にはデータレジスタ９からデータを読出しアド
レスレジスタを基にメモリへ書込む。補正処理の終了時
にＲＳＴ信号５６によりエラーフリップフロップをリセ
ットしＤＭＡ転送を再開する。
時中断しデータの補正を再開することにより、ＤＭＡ転
送を最初からし直す必要が無くなるため転送効率が向上
する。 【構成】メモリアドレスレジスタ１３はＤＭＡ転送中の
メモリ３に対するアドレスを格納する。パリティチェッ
カー１１のデータエラー検出によりエラーフリップフロ
ップ１２がセットされるとマイクロプロセッサ１に対す
るＤＭＡ信号５１が遮断されゲート１５が閉じると共
に、ＤＭＡコントローラ２とＩ／Ｏポート４へデータエ
ラーを報告しＤＭＡ転送を一時中断する。マイクロプロ
セッサ１はＤＭＡ信号とＴＣ信号５３を確認しデータエ
ラー発生を知り補正処理に入る。メモリからＩ／Ｏポー
トへの転送時にはメモリアドレスレジスタにより、メモ
リからデータを読出し、またＩ／Ｏポートからメモリへ
の転送時にはデータレジスタ９からデータを読出しアド
レスレジスタを基にメモリへ書込む。補正処理の終了時
にＲＳＴ信号５６によりエラーフリップフロップをリセ
ットしＤＭＡ転送を再開する。
Description
【０００１】
【産業上の利用分野】本発明はＤＭＡ転送方式に関し、
時にデータエラー処理機能を有するＤＭＡ転送方式に関
する。
時にデータエラー処理機能を有するＤＭＡ転送方式に関
する。
【０００２】
【従来の技術】従来のＤＭＡ転送は、データ転送中にデ
ータエラーを検出すると、ＤＭＡ転送の処理を中断し、
マイクロプロセッサが、再度ＤＭＡ転送の為の初期化を
行い、その後にＤＭＡ転送により初めからデータ転送を
やり直していた。
ータエラーを検出すると、ＤＭＡ転送の処理を中断し、
マイクロプロセッサが、再度ＤＭＡ転送の為の初期化を
行い、その後にＤＭＡ転送により初めからデータ転送を
やり直していた。
【０００３】
【発明が解決しようとする課題】上述した従来のＤＭＡ
転送では、転送中にデータエラーを検出するとデータ転
送処理を中断していたため、転送データのデータエラー
検出が最終部になるほど、再転送処理を行なう場合に転
送効率が悪くなるというような問題点があった。
転送では、転送中にデータエラーを検出するとデータ転
送処理を中断していたため、転送データのデータエラー
検出が最終部になるほど、再転送処理を行なう場合に転
送効率が悪くなるというような問題点があった。
【０００４】
【課題を解決するための手段】本発明のＤＭＡ転送方式
は、ＤＭＡ転送中に、メモリに送出されるアドレスを保
持するメモリアドレスレジスタと、ＤＭＡ転送中にデー
タエラーが検出されるとセットされ、データエラーの補
正処理が終了した時にリセットされるエラーフリップフ
ロップと、前記メモリアドレスレジスタの出力とＣＰＵ
のアドレスバスとを切換えるためのマルチプレクサとを
有し、また、Ｉ／Ｏポート内に、メモリからＩ／Ｏポー
トへのデータ転送時には、データを格納すべきアドレス
を保持するアドレスレジスタおよびＩ／Ｏポートからメ
モリへのデータ転送時には、メモリへ転送したデータを
保持するデータレジスタを設け、データエラーが発生し
た時に、ＤＭＡ転送を一時中断して、データの修正を行
なった後に再開することを特徴とする。
は、ＤＭＡ転送中に、メモリに送出されるアドレスを保
持するメモリアドレスレジスタと、ＤＭＡ転送中にデー
タエラーが検出されるとセットされ、データエラーの補
正処理が終了した時にリセットされるエラーフリップフ
ロップと、前記メモリアドレスレジスタの出力とＣＰＵ
のアドレスバスとを切換えるためのマルチプレクサとを
有し、また、Ｉ／Ｏポート内に、メモリからＩ／Ｏポー
トへのデータ転送時には、データを格納すべきアドレス
を保持するアドレスレジスタおよびＩ／Ｏポートからメ
モリへのデータ転送時には、メモリへ転送したデータを
保持するデータレジスタを設け、データエラーが発生し
た時に、ＤＭＡ転送を一時中断して、データの修正を行
なった後に再開することを特徴とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。
る。図１は本発明の一実施例のブロック図である。
【０００６】図１において、１はマイクロプロセッサ，
２はＤＭＡコントローラ，３はメモリ，４はＩ／Ｏポー
ト，１００はアドレスバス，２００はデータバス，１１
はデータベース２００上のデータエラーを検出するパリ
ティチェッカー，１２はパリティチェッカー１１により
データエラーが検出された時にセットされ、データエラ
ーの補正処理後にリセットされるエラーフリップフロッ
プ，１３はＤＭＡ転送中のメモリに対するアドレスを保
持するメモリアドレスレジスタ，１４はメモリアドレス
レジスタ１３の出力とマイクロプロセッサ１のアドレス
バスとを切換えるためのマルチプレクサ，１５はＤＭＡ
コントローラ２から出力されるアドレスバスの制御をす
るゲート，１６，１７はＡＮＤゲート，１８はメモリ３
からＩ／Ｏポート４への転送時にデータを格納すべきア
ドレスを保持するアドレスレジスタ，１９はＩ／Ｏポー
ト４からメモリ３への転送時にメモリ３へ転送したデー
タを保持するデータレジスタである。
２はＤＭＡコントローラ，３はメモリ，４はＩ／Ｏポー
ト，１００はアドレスバス，２００はデータバス，１１
はデータベース２００上のデータエラーを検出するパリ
ティチェッカー，１２はパリティチェッカー１１により
データエラーが検出された時にセットされ、データエラ
ーの補正処理後にリセットされるエラーフリップフロッ
プ，１３はＤＭＡ転送中のメモリに対するアドレスを保
持するメモリアドレスレジスタ，１４はメモリアドレス
レジスタ１３の出力とマイクロプロセッサ１のアドレス
バスとを切換えるためのマルチプレクサ，１５はＤＭＡ
コントローラ２から出力されるアドレスバスの制御をす
るゲート，１６，１７はＡＮＤゲート，１８はメモリ３
からＩ／Ｏポート４への転送時にデータを格納すべきア
ドレスを保持するアドレスレジスタ，１９はＩ／Ｏポー
ト４からメモリ３への転送時にメモリ３へ転送したデー
タを保持するデータレジスタである。
【０００７】また、５１はＤＭＡ転送中を示すＤＭＡ信
号，５２はＤＭＡ転送時の転送方向を示すＥＸＴ信号，
５３はＤＭＡ転送の終了を示すＴＣ信号，５４はエラー
フリップフロップ１２の出力でＤＭＡ転送中にデータエ
ラーが発生したことを示すＥＲＲ信号，５５はマイクロ
プロセッサ１がメモリ３に対しリードまたはライトする
時に出力されるＭＭＡＣ信号，５６はデータエラーの補
正処理が終了した時にエラーフリップフロップ１２をリ
セットするためのＲＳＴ信号である。
号，５２はＤＭＡ転送時の転送方向を示すＥＸＴ信号，
５３はＤＭＡ転送の終了を示すＴＣ信号，５４はエラー
フリップフロップ１２の出力でＤＭＡ転送中にデータエ
ラーが発生したことを示すＥＲＲ信号，５５はマイクロ
プロセッサ１がメモリ３に対しリードまたはライトする
時に出力されるＭＭＡＣ信号，５６はデータエラーの補
正処理が終了した時にエラーフリップフロップ１２をリ
セットするためのＲＳＴ信号である。
【０００８】通常のＤＭＡ転送処理は、マイクロプロセ
ッサ１によりＤＭＡコントローラ２が初期設定されると
開始される。この時、ＤＭＡ信号５１はアクティブにな
り、ＤＭＡ転送中であることをマイクロプロセッサ１に
知らせると共に、ＤＭＡ転送の転送方向を示す信号であ
るＥＸＴ信号５２も送出される。
ッサ１によりＤＭＡコントローラ２が初期設定されると
開始される。この時、ＤＭＡ信号５１はアクティブにな
り、ＤＭＡ転送中であることをマイクロプロセッサ１に
知らせると共に、ＤＭＡ転送の転送方向を示す信号であ
るＥＸＴ信号５２も送出される。
【０００９】ＤＭＡ転送中にＤＭＡコントローラ２から
アドレスバス１００を経由し、メモリ３に対するアドレ
スが送出されるたびに、このアドレスはメモリアドレス
レジスタ１３に格納される。また、転送データであるデ
ータバス２００上のデータは、パリティチェッカー１１
によりデータエラーの監視が常時行われている。初期設
定時の転送レングス分だけ転送を終了すると、ＲＣ信号
５３がＤＭＡコントローラ２からマイクロプロセッサ１
に送出される。
アドレスバス１００を経由し、メモリ３に対するアドレ
スが送出されるたびに、このアドレスはメモリアドレス
レジスタ１３に格納される。また、転送データであるデ
ータバス２００上のデータは、パリティチェッカー１１
によりデータエラーの監視が常時行われている。初期設
定時の転送レングス分だけ転送を終了すると、ＲＣ信号
５３がＤＭＡコントローラ２からマイクロプロセッサ１
に送出される。
【００１０】ここで、ＤＭＡ転送中にデータエラーを検
出したときの処理方法について述べる。
出したときの処理方法について述べる。
【００１１】パリティチェッカー１１によりデータエラ
ーが検出されると、エラーフリップフロップ１２がセッ
トされる。エラーフリップフロップ１２の出力信号であ
るＥＲＲ信号５４により、ゲート１５が閉じられ、また
ＡＮＤゲート１７に入力されることにより、ＤＭＡ信号
５１はマイクロプロセッサ１への入力が閉ざされる。
ーが検出されると、エラーフリップフロップ１２がセッ
トされる。エラーフリップフロップ１２の出力信号であ
るＥＲＲ信号５４により、ゲート１５が閉じられ、また
ＡＮＤゲート１７に入力されることにより、ＤＭＡ信号
５１はマイクロプロセッサ１への入力が閉ざされる。
【００１２】ＥＲＲ信号５４は、同時に、ＤＭＡコント
ローラ２とＩ／Ｏポート４へも入力され、ＤＭＡ転送中
にデータエラーが発生したことを知らせると、ＤＭＡコ
ントローラ２はＤＭＡ転送を一時中断する。Ｉ／Ｏポー
ト４はＥＲＲ５４信号が入力するとメモリ３からＩ／Ｏ
ポート４への転送中であった場合は、データエラー発生
時にデータを格納すべきであったアドレスをアドレスレ
ジスタ１８に一時保持しておく。またＩ／Ｏポート４か
らメモリ３への転送中であった場合はデータエラー発生
時にメモリ３へ転送したデータをデータレジスタ１９に
一時保持しておく。
ローラ２とＩ／Ｏポート４へも入力され、ＤＭＡ転送中
にデータエラーが発生したことを知らせると、ＤＭＡコ
ントローラ２はＤＭＡ転送を一時中断する。Ｉ／Ｏポー
ト４はＥＲＲ５４信号が入力するとメモリ３からＩ／Ｏ
ポート４への転送中であった場合は、データエラー発生
時にデータを格納すべきであったアドレスをアドレスレ
ジスタ１８に一時保持しておく。またＩ／Ｏポート４か
らメモリ３への転送中であった場合はデータエラー発生
時にメモリ３へ転送したデータをデータレジスタ１９に
一時保持しておく。
【００１３】マイクロプロセッサ１はＡＮＤゲート１７
の出力がインアクティブ、かつＴＣ５３信号もインアク
ティブであることを確認すると、ＤＭＡ転送中にデータ
エラーが発生したことを知り、ＥＸＴ信号５２を確認し
て、事前のＤＭＡ転送の転送方向を知り、データの補正
処理を開始する。
の出力がインアクティブ、かつＴＣ５３信号もインアク
ティブであることを確認すると、ＤＭＡ転送中にデータ
エラーが発生したことを知り、ＥＸＴ信号５２を確認し
て、事前のＤＭＡ転送の転送方向を知り、データの補正
処理を開始する。
【００１４】まず、メモリからＩ／Ｏポート４への転送
方向であった場合には、マイクロプロセッサ１はエラー
したデータを再度メモリ３から入手するためにメモリ３
リード要求を示すＭＭＡＣ信号５５をアクティブにし、
ＡＮＤゲート１６に入力すると、ＡＮＤゲート１６の出
力によりマルチプレクサ１４を切換え、データエラー発
生時のアドレスであるメモリアドレスレジスタ１３内の
アドレスをアドレスバス１００上に送出し、メモリ３へ
伝える。
方向であった場合には、マイクロプロセッサ１はエラー
したデータを再度メモリ３から入手するためにメモリ３
リード要求を示すＭＭＡＣ信号５５をアクティブにし、
ＡＮＤゲート１６に入力すると、ＡＮＤゲート１６の出
力によりマルチプレクサ１４を切換え、データエラー発
生時のアドレスであるメモリアドレスレジスタ１３内の
アドレスをアドレスバス１００上に送出し、メモリ３へ
伝える。
【００１５】これにより、エラー発生時のデータをマイ
クロプロセッサ１は入手する。次に、入手したデータを
Ｉ／Ｏポート４へ送出するためにＭＭＡＣ信号５５をイ
ンアクティブにすると、マルチプレクサ１４が切換えら
れ、マイクロプロセッサ１はＩ／Ｏポート４に対し、ア
ドレスとメモリ３より入手したデータを送出する。
クロプロセッサ１は入手する。次に、入手したデータを
Ｉ／Ｏポート４へ送出するためにＭＭＡＣ信号５５をイ
ンアクティブにすると、マルチプレクサ１４が切換えら
れ、マイクロプロセッサ１はＩ／Ｏポート４に対し、ア
ドレスとメモリ３より入手したデータを送出する。
【００１６】その後、マイクロプロセッサ１はＲＳＴ信
号５６をセットし、エラーフリップフロップ１２をリセ
ットすることにより、データの補正処理が完了したこと
を知らせ、ＤＭＡ転送の一時中断を回避し、再開するよ
うＤＭＡコントローラ２に報告する。
号５６をセットし、エラーフリップフロップ１２をリセ
ットすることにより、データの補正処理が完了したこと
を知らせ、ＤＭＡ転送の一時中断を回避し、再開するよ
うＤＭＡコントローラ２に報告する。
【００１７】また、Ｉ／Ｏポート４からメモリ３への転
送方向であった場合には、マイクロプロセッサ１はエラ
ーしたデータを再度Ｉ／Ｏポート４内のデータレジスタ
１９より入手する。次に、入手したデータをメモリ３へ
送出するためにメモリライト要求を示すＭＭＡＣ信号５
５をアクティブにし、ＡＮＤゲート１６に入力すると、
ＡＮＤゲート１６の出力によりマルチプレクサ１４を切
換え、データエラー発生時のアドレスであるメモリアド
レスレジスタ１３内のアドレスをアドレスバス１００を
経由しメモリ３へ伝えると共に、先にＩ／Ｏポート４よ
り入手したデータをメモリ３へ書き込む。
送方向であった場合には、マイクロプロセッサ１はエラ
ーしたデータを再度Ｉ／Ｏポート４内のデータレジスタ
１９より入手する。次に、入手したデータをメモリ３へ
送出するためにメモリライト要求を示すＭＭＡＣ信号５
５をアクティブにし、ＡＮＤゲート１６に入力すると、
ＡＮＤゲート１６の出力によりマルチプレクサ１４を切
換え、データエラー発生時のアドレスであるメモリアド
レスレジスタ１３内のアドレスをアドレスバス１００を
経由しメモリ３へ伝えると共に、先にＩ／Ｏポート４よ
り入手したデータをメモリ３へ書き込む。
【００１８】その後、マイクロプロセッサ１はＲＳＴ信
号５６をセットし、エラーフリップフロップ１２をリセ
ットすることにより、データの補正処理が完了したこと
を知らせ、ＤＭＡ転送の一時中断を回避し再開するよう
ＤＭＡコントローラ２へ報告する。
号５６をセットし、エラーフリップフロップ１２をリセ
ットすることにより、データの補正処理が完了したこと
を知らせ、ＤＭＡ転送の一時中断を回避し再開するよう
ＤＭＡコントローラ２へ報告する。
【００１９】
【発明の効果】以上説明したように、本発明は、ＤＭＡ
転送中にデータエラーが発生した場合には、データ転送
を中止することなく、一時中断して、データの補正処理
を行った後にＤＭＡ転送を再開することにより、データ
転送効率を向上出来るという効果がある。
転送中にデータエラーが発生した場合には、データ転送
を中止することなく、一時中断して、データの補正処理
を行った後にＤＭＡ転送を再開することにより、データ
転送効率を向上出来るという効果がある。
【図１】本発明の一実施例のブロック図である。
１ マイクロプロセッサ ２ ＤＭＡコントローラ ３ メモリ ４ Ｉ／Ｏポート １１ パリティチェッカー １２ エラーフリップフロップ １３ メモリアドレスレジスタ １４ マルチプレクサ １５ ゲート １６ ＡＮＤゲート １７ ＡＮＤゲート １８ アドレスレジスタ １９ データレジスタ
Claims (1)
- 【請求項１】 ＤＭＡ転送中に、メモリに送出されるア
ドレスを保持するメモリアドレスレジスタと、 ＤＭＡ転送中にデータエラーが検出されるとセットさ
れ、データエラーの補正処理が終了した時にリセットさ
れるエラーフリップフロップと、 前記メモリアドレスレジスタの出力とＣＰＵのアドレス
バスとを切換えるためのマルチプレクサとを有し、 また、Ｉ／Ｏポート内に、メモリからＩ／Ｏポートへの
データ転送時には、データを格納すべきアドレスを保持
するアドレスレジスタおよびＩ／Ｏポートからメモリへ
のデータ転送時には、メモリへ転送したデータを保持す
るデータレジスタを設け、 データエラーが発生した時に、ＤＭＡ転送を一時中断し
て、データの修正を行なった後に再開することを特徴と
するＤＭＡ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30297691A JPH05143520A (ja) | 1991-11-19 | 1991-11-19 | Ｄｍａ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30297691A JPH05143520A (ja) | 1991-11-19 | 1991-11-19 | Ｄｍａ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143520A true JPH05143520A (ja) | 1993-06-11 |
Family
ID=17915432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30297691A Withdrawn JPH05143520A (ja) | 1991-11-19 | 1991-11-19 | Ｄｍａ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143520A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011516978A (ja) * | 2008-04-01 | 2011-05-26 | アップル インコーポレイテッド | 任意の処理機能を有する中央ｄｍａ |
| US8566485B2 (en) | 2005-09-29 | 2013-10-22 | Apple Inc. | Data transformation during direct memory access |
-
1991
- 1991-11-19 JP JP30297691A patent/JPH05143520A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8566485B2 (en) | 2005-09-29 | 2013-10-22 | Apple Inc. | Data transformation during direct memory access |
| JP2011516978A (ja) * | 2008-04-01 | 2011-05-26 | アップル インコーポレイテッド | 任意の処理機能を有する中央ｄｍａ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10372199B2 (en) | Apparatus for managing power and running and booting an inter-processor communication link between independently operable processors | |
| JP5347414B2 (ja) | 同期制御装置，情報処理装置及び同期管理方法 | |
| JPH05143520A (ja) | Ｄｍａ転送方式 | |
| JP2879480B2 (ja) | 冗長計算機システムの同期外れ時の切替方式 | |
| JP2000172575A (ja) | メモリーバックアップシステム | |
| JP2871171B2 (ja) | マイクロコンピュータ | |
| JPS6158051A (ja) | 擬似故障発生方式 | |
| JPH08329026A (ja) | ２重化プロセッサシステム | |
| JPH03139735A (ja) | 情報処理装置の障害処理方式 | |
| JP2679440B2 (ja) | 情報処理装置 | |
| JPH01175656A (ja) | 高速データ転送方式 | |
| JPH07287694A (ja) | 多重化処理システムおよびメモリ同期制御方法 | |
| JPH03244045A (ja) | マイクロコンピュータ回路 | |
| JPS6126090B2 (ja) | ||
| JP3329155B2 (ja) | 情報処理装置 | |
| JPH03270334A (ja) | 調歩同期式通信における受信制御装置 | |
| JPS585856A (ja) | 論理装置のエラ−回復システム | |
| JPH0520049A (ja) | 制御メモリの修正機能を有する情報処理システムおよび制御メモリの修正方法 | |
| JPH05233576A (ja) | 二重システム | |
| JPH03105539A (ja) | 情報処理装置 | |
| JPH03265950A (ja) | 制御記憶１ビットエラー処理方式 | |
| JPH05108491A (ja) | 情報処理装置 | |
| JPS62130444A (ja) | メモリアクセス制御装置 | |
| JPH08272752A (ja) | 並列プロセッサ | |
| JPH04211841A (ja) | 二重化処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |