JPH05197620A - アドレス空間拡張方式 - Google Patents

Abstract

(57)【要約】 【目的】ＣＰＵから直接アクセス可能なアドレス空間の
拡張をシステム全体に影響を与えずに部分的修正で可能
にする。 【構成】従来１つであったバスを２つに分け、１つのバ
スだけのアドレス空間を拡張し、２つのバスの接続、切
り離し制御と上位アドレスの変換を行なう。アドレス空
間を拡張することで拡張メモリを増設する場合より多い
容量のメモリの増設が可能となり、また、従来の外部ス
ロットの仕様を引きつぐことができるため旧機種の外部
スロットに接続可能なオプション類をそのまま使用する
ことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、内部バスを介してアド
レスでメモリなどのデバイスを指定する情報処理装置に
おいて、そのメモリを増設するために同一システムの中
で部分的にアドレス空間を拡張させるアドレス空間拡張
方式に関する。

【０００２】

【従来の技術】図５は従来技術おける構成であり、情報
処理装置は中央演算処理装置のＣＰＵ５０１、メモリ５
０２、周辺機器インタフェース５０４、ＤＭＡコントロ
ーラ５０５（ここでＤＭＡはDirect Memory Accessであ
る）、外部スロット５０６などで構成されており、外部
スロット５０６は共通のバスラインで接続され、アドレ
スバス５１０と制御信号５１２は全てのデバイスに共通
に接続されている。ＣＰＵ５０１とＤＭＡコントローラ
５０５がメモリ５０２あるいは周辺機器インタフェース
５０４をアクセスするときは、アドレスバス５１０によ
ってデバイスを指定するため、デバイス指定用の装置と
して共通の１つのアドレス空間を持っていた。このアド
レス空間で指定できる容量を超えてメモリ容量を増加さ
せるためにはアドレス信号をさらに追加して、アドレス
空間を拡張する必要があった。しかし、従来のブロック
構成ではアドレス空間を拡張する場合には、アドレスバ
ス５１０を追加し、拡張されたバスに接続された５０１
から５０５のデバイスをすべて修正する必要があり、シ
ステム全般に影響を与えてしまうため簡単には変更でき
なかった。

【０００３】また、メモリ容量を増加させるためには特
開昭５７−３００６０号公報の図２にあるように、メモ
リパッケージ２３の内部に２４、２５のレジスタを持
ち、データの一部をメモリアドレスに流用するという方
法があるが、メモリパッケージ２３の内部のアドレス空
間が拡張されるまでに留まり、ＣＰＵがアクセスする場
合にはＩ／Ｏ命令などにより新規にレジスタを設定する
必要があるが、かかる構成ではＣＰＵの直接アクセスで
きるアドレス空間が拡張されることはなく、ＤＭＡによ
りメモリ拡張をする場合には、レジスタを新規に設定す
る機能がないため拡張できないという問題があった。

【０００４】

【発明が解決しようとする課題】かかる従来技術によれ
ば、アドレス空間を拡張させるためには共通のバスに接
続されていたデバイスをすべて変更する必要があり、デ
バイスをすべて変更したとしても、バスに接続される外
部スロット５０６を介して接続される周辺機器などのオ
プション類に対しては、アドレスバス５１０の信号が増
加されることにより外部スロット５０６の仕様を変更す
る必要があり、アドレス信号数が加わることにより端子
数など構造的な問題が仮に解決されたとしても、拡張さ
れたアドレス情報が外部スロット５０６に伝えられない
ために、アドレス空間に繰り返しイメージが現れるラッ
プアラウンド現象が起きることになり、従来のままでは
オプション類が使えなくなるという問題があった。

【０００５】また、部分的なアドレス拡張を行なった場
合、１つのシステムの中に異なるサイズのアドレス空間
を持つこととなるため、広いアドレス空間を持つ第１の
バスから狭いアドレス空間を持つ第２のバスをアクセス
する場合には、第２のバスでは第１のバスに於ける上位
アドレス情報が伝わらないため、下位アドレスのイメー
ジが上位アドレスに現れるといったラップアラウンド現
象が起こり、逆に、第２のバスから第１のバスをアクセ
スする場合には、第２のバスが第１のバスの上位アドレ
スを供給することができないという問題点がある。

【０００６】また、第１のバスと第２のバスではアドレ
ス空間のサイズが異なるため、第１のバスからは第２の
バスのすべてのデバイスをアクセスすることが可能であ
るが、第２のバスからは第１のバスの一部しかアクセス
できないという問題がある。本発明の目的は、（実施例
１）に示すごとく従来の回路との互換性を保ちつつ、容
易にＣＰＵやＤＭＡが直接アクセスできるアドレス空間
を拡張することである。また、他のの目的は（実施例
２）に示すごとく異なるアドレスサイズのバス間におい
て相互に全てのデバイスがアクセスできるようにアドレ
ス空間の割当を切り換えられることである。

【０００７】

【課題を解決するための手段】本発明は、メモリまたは
Ｉ／Ｏ等のデバイスを指定するための共通のアドレスバ
スを持ち、１つのシステム内にメモリ容量を増加させる
ために拡張されたアドレス空間をもつ第１のバスと、拡
張されない前記第１のバスよりも狭いアドレス空間をも
つ第２のバスを備えた情報処理装置において、前記第２
のバスを前記第１のバスの最下位のアドレス空間に割り
当て、前記第１と第２のバスに共通なアドレス空間に対
するアクセスでは前記第１のバスと前記第２のバスとを
接続することで相互のアクセスを許可し、前記第１のバ
スのみに割り当てられたアドレス空間に対するアクセス
では前記第１と第２のバスの制御を切り離すことによっ
て、前記第２のバスに影響を与えることなく前記第１の
バスのアドレス空間を増加させることを特徴とし、さら
に、前記第１のバスに割り当てられたアドレスの上位ア
ドレスを格納するレジスタを持ち、前記第２のバスに接
続されるバスマスタが前記第１のバスに接続されるデバ
イスをアクセスする際に、前記レジスタの内容で前記上
位アドレスを補うことにより前記第２のバスを前記第１
のバスの異なるアドレス空間に割り当てることを可能に
したことを特徴とする。

【０００８】

【作用】第１と第２のバスに分けて、それぞれのアドレ
ス空間が相互性と拡張性をもたせ、異なるサイズのバス
はバッファを介して切り離しをする。その結果、部分的
な修正でアドレス空間を拡張することができ、拡張メモ
リを増設する場合はより多い容量のメモリの増設が可能
となり、また、従来の外部スロットの仕様を引き継ぐこ
とができるため旧機種の外部スロットに接続されるオプ
ション類をそのまま使用できる情報処理機構が得られ
る。

【０００９】

【実施例】

（実施例１）図１は（請求項１）に相当する実施例のブ
ロック図で、図２はそのときのアドレスマップである。
ＣＰＵ（中央演算処理装置）１０１とメモリ１０２は、
アドレスバス１１２で得られるアドレス空間２０２と、
共通アドレスバス１１０と拡張アドレスバス１１１から
成る第１のバスに接続され、共通アドレスバス１１０で
得られる共通アドレス空間２０１と、拡張アドレスバス
１１１を追加することにより得られる拡張アドレス空間
２０３とによるアドレス空間を持っている。ここでは共
通アドレスバス１１０が２４ビット、拡張アドレスバス
１１１が２ビットの場合のアドレスマップとした場合、
共通アドレス空間が１６ＭＢｙｔｅで拡張されたアドレ
スを加えると６４ＭＢｙｔｅに拡張されていることを示
している。周辺機器インタフェース１０４、ＤＭＡコン
トローラ１０５および外部スロット１０６は共通アドレ
スバス１１０だけでアドレスされる第２のバスに接続さ
れ、アドレスを拡張されない場合と同一回路となってお
り、第２のバスとしてはこの例では１６ＭＢｙｔｅのア
ドレス空間を持つ。第１のバスと第２のバスは共通アド
レスバス１１０によって直接接続されているが、コマン
ドを含む制御信号を第１のバスの制御信号１１２と第２
のバスの制御信号１１３はバスアービタ１０３によって
制御されるバッファ１０８で切り離されている。バッフ
ァ１０８は例えば双方向ゲート回路などにより構成され
る。

【００１０】ＣＰＵ１０１が周辺機器インタフェース１
０４などの第２のバスをアクセスする場合はバッファ１
０８は開かれ、共通アドレス空間２０１とアドレス空間
２０２は同じ容量となり、メモリ１０２の拡張アドレス
空間２０３をアクセスする時はバッファ１０８を閉じて
第２のバスを切り離し、第２のバスのイメージが上位ア
ドレスに現れるのを禁止している。逆に、第２のバスに
接続されるＤＭＡコントローラ１０５により第１のバス
に接続されるメモリ１０２の共通アドレス空間２０１の
アドレスにアクセスする場合はバッファ１０８を開いて
おき、バッファ１０７を開くことで拡張アドレス１１１
にロウレベルをドライブすることでアドレスが補われ、
アドレス空間２０２へのアクセスが共通アドレス空間２
０１へのアクセスとなる。また、バッファ１０７の制御
は第２のバスから第１のバスへのアクセス時に開き、バ
ッファ１０８の制御は拡張アドレス１１１をデコードし
て拡張アドレス空間２０３に対するアクセスの時に閉じ
ればよいため容易に作ることが可能である。

【００１１】このように、第２のバスのアドレス空間２
０２は第１のバスの共通アドレス空間２０１と等しく扱
うことができ、第２のバスとしては従来の１６ＭＢｙｔ
ｅアドレス空間と互換性を持ち、第１のバスでは６４Ｍ
Ｂｙｔｅにアドレス空間を拡張することができる。

【００１２】（実施例２）図３は（請求項２）の実施例
を示すブロック図で、図４はそのときのアドレスマップ
である。図３の３０１、３０２、３０３、３０４、３０
５、３０６、３０７、３０８、３１０、３１１、３１
２、３１３はそれぞれ図１の１０１、１０２、１０３、
１０４、１０５、１０６、１０７、１０８、１１０、１
１１、１１２、１１３に対応しており、レジスタ３０９
は、第２のバスが第１のバスをアクセスする時の拡張ア
ドレスを保持するレジスタである。レジスタ３０９は、
ＣＰＵ３０１を介してソフトウエア手段の発行するＩＯ
命令によって設定可能なレジスタとなっている。図１の
構成では第２のバスの拡張前との互換性が保たれるが、
第２のバスから第１のバスの拡張アドレス空間１０３へ
のアクセスすることが不可能であり、この例の場合、拡
張アドレス空間１０３へのＤＭＡ転送ができないことに
なるため実使用上の制限となってしまう。図３の構成と
することで、ＣＰＵ３０１がレジスタ３０９を設定して
おくことにより、第２のバスに接続せれるＤＭＡコント
ローラ３０５によるＤＭＡ動作時の拡張アドレス３１１
を変更することができ、アドレスマップ上では第２のバ
スのアドレス空間４０５を第１のバスのアドレス空間の
４０１、４０２、４０３、４０４のどれかに割り当てる
ことができ、第２のバスから第１のバスの全てのアドレ
スに対してアクセスが可能となる。

【００１３】ＤＭＡコントローラ３０５はバスマスタの
一種であり、バスマスタは一般的なＣＰＵ機能をもった
素子で置き換えることができる。

【００１４】

【発明の効果】本発明によれば過去の回路の互換性を保
ちつつ、部分的修正によってアドレス空間を拡張するこ
とが可能となり、さらに実施例２によればお互いに相互
のバスのすべてのアドレスのアクセスが可能となり、メ
モリ容量が拡張されないで使用されるアプリケーション
ソフトに対して正常に作動し、メモリ容量が拡張されて
使用されるアプリケーションソフトに対しても正常に作
動する。

【図面の簡単な説明】

【図１】本発明の実施例１によるブロック図。

【図２】本発明の実施例１によるアドレスマップを示す
図。

【図３】本発明の実施例２によるブロック図。

【図４】本発明の実施例２によるアドレスマップを示す
図。

【図５】従来の技術によるブロック図。

【符号の説明】

１０１、３０１：ＣＰＵ １０２、３０２：メモリ １０３、３０３：バスアービタ １０４、３０４：周辺機器インタフェース １０５、３０５：ＤＭＡコントローラ １０６、３０６：外部スロット ３０９：レジスタ １１０、３１０：共通アドレスバス １１１、３１１：拡張アドレスバス １１２、３１２：アドレスバス ２０１、４０１：共通アドレス空間 ２０３、４０２、４０３、４０４：拡張アドレス空間 ２０２、４０５：アドレス空間

Claims (2)

【特許請求の範囲】
1. 【請求項１】メモリまたはＩ／Ｏ等のデバイスを指定す
   るための共通のアドレスバスを持ち、１つのシステム内
   にメモリ容量を増加させるために拡張されたアドレス空
   間をもつ第１のバスと、拡張されない前記第１のバスよ
   りも狭いアドレス空間をもつ第２のバスを備えた情報処
   理装置において、 前記第２のバスを前記第１のバスの最下位のアドレス空
   間に割り当て、前記第１と第２のバスに共通なアドレス
   空間に対するアクセスでは前記第１のバスと前記第２の
   バスとを接続することで相互のアクセスを許可し、前記
   第１のバスのみに割り当てられたアドレス空間に対する
   アクセスでは前記第１と第２のバスの制御を切り離すこ
   とによって、前記第２のバスに影響を与えることなく前
   記第１のバスのアドレス空間を増加させることを特徴と
   するアドレス空間拡張方式。
2. 【請求項２】前記第１のバスに割り当てられたアドレス
   の上位アドレスを格納するレジスタを持ち、前記第２の
   バスに接続されるバスマスタが前記第１のバスに接続さ
   れるデバイスをアクセスする際に、前記レジスタの内容
   で前記上位アドレスを補うことにより前記第２のバスを
   前記第１のバスの異なるアドレス空間に割り当てること
   を可能にしたことを特徴とする請求項１記載のアドレス
   空間拡張方式。