JPH0522083A - ラツチ回路 - Google Patents

Abstract

(57)【要約】 【目的】ラッチ回路において、電源電圧が急激に立ち上
がっても、常に確実な初期設定が行えるようにする。 【構成】２つのトランジスタＴｒ１，Ｔｒ２の各々のエ
ミッタを共にグランドに接続して互いのベースとコレク
タを接続し、そのトランジスタＴｒ１のコレクタには直
流電源の電源電圧ＶｃｃをダイオードＤと抵抗Ｒ１を介
して印加し、トランジスタＴｒ２のコレクタには電源電
圧Ｖｃｃを抵抗Ｒ２を介して印加し、データ入力用のト
ランジスタＴｒ３をトランジスタＴｒ２と並列に接続し
て、トランジスタＴｒ１のコレクタから出力Ｑ１を取り
出し、トランジスタＴｒ２のコレクタから反転出力Ｑ２
を取り出すようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路で使用さ
れるラッチ回路に関するものである。

【０００２】

【従来の技術】従来、信号を一時保持するために、図２
に示すラッチ回路１が半導体集積回路で使用されてい
る。

【０００３】このラッチ回路１は第１のトランジスタＴ
ｒ１と第２のトランジスタＴｒ２のエミッタを共にグラ
ンドに接続し，互いのベースとコレクタを接続する。そ
して、一方のトランジスタＴｒ１のコレクタ（＝トラン
ジスタＴｒ２のベース）にダイオードＤと抵抗Ｒ１を介
して直流電源（図示略）からプラスの電源電圧Ｖｃｃを
印加し、他方のトランジスタＴｒ２のコレクタ（＝トラ
ンジスタＴｒ１のベース）に抵抗Ｒ２を介して前記直流
電源から電源電圧Ｖｃｃを印加している。また、データ
入力用のトランジスタＴｒ３はトランジスタＴｒ２と並
列に接続されている。そして、トランジスタＴｒ１のコ
レクタを出力端子Ｑ１として出力Ｑ１を取り出し、トラ
ンジスタＴｒ２のコレクタを出力端子Ｑ２として反転出
力Ｑ２を取り出している。さらに、トランジスタＴｒ３
のベースをクロックパルス入力端子ＣＰとしてクロック
パルス信号ＣＰを入力している。

【０００４】尚、抵抗Ｒ１，Ｒ２は電流制限用の抵抗で
あり、それぞれの抵抗値Ｒ１，Ｒ２は互いに等しい。ま
た、トランジスタＴｒ１〜Ｔｒ３は同じエミッタサイズ
であり、それぞれをオンさせるためのベース・エミッタ
間電圧（約０．７Ｖ）は互いに等しくなっている。

【０００５】そして、クロックパルス信号ＣＰはハイレ
ベルの信号であり、このクロックパルス信号ＣＰを入力
していない時には、トランジスタＴｒ１のベース端子は
ハイレベルとなっている。トランジスタＴｒ３は、この
クロックパルス信号ＣＰが入力された時オンし、入力さ
れていない時はオフしている。

【０００６】そして、トランジスタＴｒ３がオフ状態に
おいて、ラッチ回路１の電源を立ち上げると、電源電圧
Ｖｃｃが０Ｖから徐々に立ち上がる。それに従って、ト
ランジスタＴｒ１，Ｔｒ２のベース電位は立ち上がる
が、トランジスタＴｒ２のベース電位の立ち上がりはト
ランジスタＴｒ１のそれに比べて遅くなる。これはトラ
ンジスタＴｒ２のベースには抵抗Ｒ１に加えてダイオー
ドＤを介して電源電圧Ｖｃｃが印加されるためである。

【０００７】つまり、ダイオードＤのＰＮ接合によって
生じる電圧降下分（約０．７Ｖ）だけ、トランジスタＴ
ｒ２のベース電位はトランジスタＴｒ１のベース電位に
比べて低くなる。そのため、トランジスタＴｒ１のベー
ス電位がトランジスタＴｒ１をちょうどターンオンさせ
る電圧（約０．７Ｖ）まで上がった時には、トランジス
タＴｒ２のベース電位は０ＶであってトランジスタＴｒ
２はオンしないことになる。

【０００８】さらに、ダイオードＤのアノードに入力さ
れた電圧がカソードから出力されるのには、数ｎ秒では
あるが時間を要し、トランジスタＴｒ１のベース電位は
電源電圧と同時に立ち上がるが、トランジスタＴｒ２の
ベース電位はダイオードＤの応答特性により電源電圧の
立ち上がりより数ｎ秒遅れて立ち上がるからである。

【０００９】すなわち、電源電圧Ｖｃｃがゆっくり立ち
上がる場合（＝数ｍ秒）は主に前者の理由により、ま
た、電源電圧Ｖｃｃが早く立ち上がる場合（＝数十ｎ
秒）は主に後者の理由により、トランジスタＴｒ２のベ
ース電位はトランジスタＴｒ１のベース電位に比べて、
遅く立ち上がると考えられる。

【００１０】従って、トランジスタＴｒ１はトランジス
タＴｒ２より早くオンすることになる。そして、トラン
ジスタＴｒ１がオンするとそのエミッタ・コレクタ間電
圧はほぼ０Ｖになるため、そのコレクタ電位である出力
Ｑ１もほぼ０Ｖになり、ローレベルとなる。また、トラ
ンジスタＴｒ２はそのベース電位がほぼ０Ｖになってオ
フするため、そのコレクタ電位である反転出力Ｑ２には
トランジスタＴｒ１のベース・エミッタ間電圧（約０．
７Ｖ）が現れる。この、「出力Ｑ１＝ローレベル，反転
出力Ｑ２＝ハイレベル」の状態をラッチ回路１の初期設
定としている。この初期設定は電源電圧が低下してトラ
ンジスタＴｒ１がオフしないかぎり安定に保持されてい
る。

【００１１】次に、クロックパルス信号ＣＰを入力して
トランジスタＴｒ３をオンさせると、そのエミッタ・コ
レクタ間電圧はほぼ０Ｖになるため、反転出力Ｑ２もほ
ぼ０Ｖとなりローレベルとなる。そして、トランジスタ
Ｔｒ１はそのベース電位がほぼ０Ｖになってオフするた
め、そのコレクタ電位である出力Ｑ１にはトランジスタ
Ｔｒ２のベース・エミッタ間電圧（約０．７Ｖ）が現れ
る。

【００１２】このように、クロックパルス信号ＣＰを入
力していない時はラッチ回路１の初期設定（出力Ｑ１＝
ローレベル，反転出力Ｑ２＝ハイレベル）が安定に保持
されて出力され、クロックパルス信号ＣＰを入力すると
出力Ｑ１，反転出力Ｑ２が共に初期設定の状態から反転
して出力されるようになっている。すなわち、このラッ
チ回路１は信号を一時保持していることになる。

【００１３】

【発明が解決しようとする課題】上記従来の技術では、
直流電源に平滑用コンデンサが用いられているため、そ
の電源電圧Ｖｃｃの立ち上がりは数十μ秒以上と、平滑
用コンデンサの充電特性に従った緩やかなものとなる。
しかし、直流電源からリレー等を介して電源電圧Ｖｃｃ
を印加した場合には、そのリレー等の瞬間的な導通によ
り、電源電圧Ｖｃｃの立ち上がりは数十ｎ秒と極めて速
くなる。

【００１４】すると、出力Ｑ１，反転出力Ｑ２の初期設
定が反転するという異常動作が発生するという問題があ
った。すなわち、トランジスタＴｒ１、Ｔｒ２のそれぞ
れのコレクタ・ベース間に容量が存在するため、電源電
圧Ｖｃｃの立ち上がりが速いと、コレクタ電位につられ
てベース電位がはねあがり、トランジスタＴｒ１、Ｔｒ
２の両方共がオンしてしまう。その後、トランジスタＴ
ｒ１、Ｔｒ２のいずれか一方はオフするが、その状態が
初期値と異なる場合がある。

【００１５】つまり、電源電圧Ｖｃｃが急激に立ち上が
った場合、初期設定が定まらないという問題があった。
本発明は上記問題点を解決するためになされたものであ
って、その目的は半導体集積回路で使用されるラッチ回
路において、電源電圧が急激に立ち上がっても確実に初
期設定が行え、安定して動作するラッチ回路を提供する
ことにある。

【００１６】

【課題を解決するための手段】本発明は上記問題点を解
決するため、第１，第２のトランジスタの各々のエミッ
タを共にグランドに接続して互いのベースとコレクタを
接続し、その第１のトランジスタのコレクタには直流電
源の電圧をダイオードと抵抗を介して印加し、その第２
のトランジスタのコレクタには前記直流電源の電圧を抵
抗を介して印加し、データ入力用のトランジスタを前記
第２のトランジスタと並列に接続して、前記第１のトラ
ンジスタのコレクタから出力を取り出し、前記第２のト
ランジスタのコレクタから反転出力を取り出すようにし
たラッチ回路において、前記第２のトランジスタのベー
スとグランドとの間に初期値設定用の抵抗を接続したこ
とをその要旨とする。

【００１７】

【作用】第２のトランジスタのベースとグランドの間に
は抵抗が接続することにより、第２のトランジスタのコ
レクタ・ベース間容量の影響をなくし、コレクタ電位に
つられてベース電位がはねあがることを防ぐ。その結
果、直流電源の電圧が急激に立ち上がっても確実に初期
設定を行うことができる。

【００１８】

【実施例】以下、本発明を具体化した一実施例を図１に
示すラッチ回路２に従って説明する。

【００１９】尚、本実施例において、図２に示した従来
の技術のラッチ回路１と構成上異なっているのは、トラ
ンジスタＴｒ２のベース・グランド間に初期値設定用の
抵抗Ｒ３を接続したことのみである。また、ラッチ回路
２の動作についても、ラッチ回路１と同様である。そこ
で、抵抗Ｒ３以外については図１と図２の符号を同じに
してその詳細な説明を省略する。

【００２０】抵抗Ｒ３によってトランジスタＴｒ２のコ
レクタ・ベース間容量の影響をなくし、そのコレクタ電
位につられてベース電位がはねあがることを防ぐ。すな
わち、電源電圧Ｖｃｃが急激に立ち上がっても、トラン
ジスタＴｒ２のベース電位の立ち上がりはトランジスタ
Ｔｒ１のそれに比べて遅くなる。

【００２１】従って、電源電圧Ｖｃｃが急激に立ち上が
っても、必ず、トランジスタＴｒ１の方がトランジスタ
Ｔｒ２よりも速くオンすることになる。そして、トラン
ジスタＴｒ１がオンするとそのエミッタ・コレクタ間電
圧はほぼ０Ｖになるため、そのコレクタ電位である出力
Ｑ１もほぼ０Ｖになり、ローレベルとなる。また、トラ
ンジスタＴｒ２はそのベース電位がほぼ０Ｖになってオ
フするため、そのコレクタ電位である反転出力Ｑ２には
トランジスタＴｒ１のベース・エミッタ間電圧（約０．
７Ｖ）が現れる。すなわち、電源電圧Ｖｃｃが急激に立
ち上がっても、この、「出力Ｑ１＝ローレベル，反転出
力Ｑ２＝ハイレベル」の状態がラッチ回路２の初期設定
として確実に設定され、安定して保持される。

【００２２】このように本実施例においては、直流電源
の電圧が急激に立ち上がっても確実に初期設定を行うこ
とができる。

【００２３】

【発明の効果】以上詳述したように本発明によれば、半
導体集積回路で使用されるラッチ回路において、電源電
圧が急激に立ち上がっても確実に初期設定を行え、安定
した動作が可能になるという優れた効果がある。

【図面の簡単な説明】

【図１】本発明を具体化したラッチ回路の一実施例を示
す回路図である。

【図２】従来のラッチ回路を示す回路図である。

【符号の説明】

Ｒ１，Ｒ２，Ｒ３…抵抗、Ｔｒ１，Ｔｒ２，Ｔｒ３…ト
ランジスタ、Ｄ…ダイオード、Ｖｃｃ…電源電圧、Ｑ１
…出力、Ｑ２…反転出力

Claims (1)

1. 【特許請求の範囲】 【請求項１】 第１，第２のトランジスタの各々のエミ
   ッタを共にグランドに接続して互いのベースとコレクタ
   を接続し、その第１のトランジスタのコレクタには直流
   電源の電圧をダイオードと抵抗を介して印加し、その第
   ２のトランジスタのコレクタには前記直流電源の電圧を
   抵抗を介して印加し、データ入力用のトランジスタを前
   記第２のトランジスタと並列に接続して、前記第１のト
   ランジスタのコレクタから出力を取り出し、前記第２の
   トランジスタのコレクタから反転出力を取り出すように
   したラッチ回路において、 前記第２のトランジスタのベースとグランドとの間に初
   期値設定用の抵抗を接続したラッチ回路。