JPH05314212A - 回路情報修正システム - Google Patents
回路情報修正システムInfo
- Publication number
- JPH05314212A JPH05314212A JP4146422A JP14642292A JPH05314212A JP H05314212 A JPH05314212 A JP H05314212A JP 4146422 A JP4146422 A JP 4146422A JP 14642292 A JP14642292 A JP 14642292A JP H05314212 A JPH05314212 A JP H05314212A
- Authority
- JP
- Japan
- Prior art keywords
- signal path
- delay time
- functional block
- new
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 規定遅延時間を超えるクリティカル信号パス
の遅延時間を大幅に改善する。 【構成】 機能ブロック２０と２１との間のクリティカ
ル信号パスを構成する全ての機能ブロック２２〜２４を
１箇所にまとめ、これ等機能ブロック２２〜２４と同一
の機能を有する新規な単一の機能ブロック３０を作成す
る。この単一機能ブロック３０で機能ブロック２２〜２
４を置換えてクリティカル信号パスを修正する。 【効果】 機能ブロック２２〜２４の間の配線がなくな
り、機能ブロック間の遅延時間が実質的に零になる。
の遅延時間を大幅に改善する。 【構成】 機能ブロック２０と２１との間のクリティカ
ル信号パスを構成する全ての機能ブロック２２〜２４を
１箇所にまとめ、これ等機能ブロック２２〜２４と同一
の機能を有する新規な単一の機能ブロック３０を作成す
る。この単一機能ブロック３０で機能ブロック２２〜２
４を置換えてクリティカル信号パスを修正する。 【効果】 機能ブロック２２〜２４の間の配線がなくな
り、機能ブロック間の遅延時間が実質的に零になる。
Description
【０００１】
【技術分野】本発明は回路情報修正システムに関し、特
に回路の信号パスの遅延時間を改良する回路情報修正シ
ステムに関するものである。
に回路の信号パスの遅延時間を改良する回路情報修正シ
ステムに関するものである。
【０００２】
【従来技術】回路の接続情報のうち、規定の信号遅延時
間を超えるいわゆるクリティカル信号パスが存在する場
合、このクリティカル信号パスを構成する機能ブロック
間の配線長をより短くするか、またはこのクリティカル
信号パスを構成する機能ブロックをより高速に動作する
機能ブロックに変更して、当該クリティカル信号パスの
遅延時間を改良し、規格を満足するようにしている。
間を超えるいわゆるクリティカル信号パスが存在する場
合、このクリティカル信号パスを構成する機能ブロック
間の配線長をより短くするか、またはこのクリティカル
信号パスを構成する機能ブロックをより高速に動作する
機能ブロックに変更して、当該クリティカル信号パスの
遅延時間を改良し、規格を満足するようにしている。
【０００３】この様なクリティカル信号パスの遅延時間
の改良方法では、信号パスを構成する機能ブロック間の
配線遅延時間を零にすることは不可能であるので、大幅
な遅延時間の改良はできないという欠点がある。
の改良方法では、信号パスを構成する機能ブロック間の
配線遅延時間を零にすることは不可能であるので、大幅
な遅延時間の改良はできないという欠点がある。
【０００４】
【発明の目的】そこで、本発明はかかる従来技術の欠点
を解決すべくなされたものであって、その目的とすると
ころは、クリティカル信号パスの遅延時間を大幅に改良
することができる回路情報修正システムを提供すること
である。
を解決すべくなされたものであって、その目的とすると
ころは、クリティカル信号パスの遅延時間を大幅に改良
することができる回路情報修正システムを提供すること
である。
【０００５】
【発明の構成】本発明による回路情報修正システムは、
回路の接続情報のうち所定信号パスを抽出してこの信号
パスを構成する機能ブロックを求める信号パス抽出手段
と、前記所定信号パスを構成する全ての機能ブロックと
同一の新規な単一の機能ブロックを作成する新規ブロッ
ク作成手段と、前記所定信号パスを構成する全ての機能
ブロックの代わりに前記新規な単一機能ブロックに置換
えた信号パスを形成して新たな回路接続情報に修正する
修正手段とを含むことを特徴とする。
回路の接続情報のうち所定信号パスを抽出してこの信号
パスを構成する機能ブロックを求める信号パス抽出手段
と、前記所定信号パスを構成する全ての機能ブロックと
同一の新規な単一の機能ブロックを作成する新規ブロッ
ク作成手段と、前記所定信号パスを構成する全ての機能
ブロックの代わりに前記新規な単一機能ブロックに置換
えた信号パスを形成して新たな回路接続情報に修正する
修正手段とを含むことを特徴とする。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【０００７】図１は本発明の実施例のシステムブロック
図である。論理回路情報格納手段１は論理回路の接続情
報を予め格納している。遅延解析手段２は論理回路情報
の各信号パスの遅延時間を解析し、その信号パスの遅延
時間が予め定められた制限を超えているかどうか判定し
て超えていれば、その信号パスをクリティカル信号パス
とする。そして、このクリティカル信号パスを構成する
機能ブロックの種類と順序（信号伝搬順序）とを遅延解
析結果として遅延解析結果格納手段３へ格納する。
図である。論理回路情報格納手段１は論理回路の接続情
報を予め格納している。遅延解析手段２は論理回路情報
の各信号パスの遅延時間を解析し、その信号パスの遅延
時間が予め定められた制限を超えているかどうか判定し
て超えていれば、その信号パスをクリティカル信号パス
とする。そして、このクリティカル信号パスを構成する
機能ブロックの種類と順序（信号伝搬順序）とを遅延解
析結果として遅延解析結果格納手段３へ格納する。
【０００８】新規機能ブロック作成手段５は、この遅延
解析結果格納手段３のクリティカル信号パスの機能ブロ
ックの情報と機能ブロック情報格納手段４に予め格納さ
れている機能ブロックに関する情報とから、当該クリテ
ィカル信号パスを構成する全機能ブロックと同一の新規
な単一の機能ブロックを作成し、この作成した新規な単
一の機能ブロックを機能ブロック情報格納手段４へ格納
する。
解析結果格納手段３のクリティカル信号パスの機能ブロ
ックの情報と機能ブロック情報格納手段４に予め格納さ
れている機能ブロックに関する情報とから、当該クリテ
ィカル信号パスを構成する全機能ブロックと同一の新規
な単一の機能ブロックを作成し、この作成した新規な単
一の機能ブロックを機能ブロック情報格納手段４へ格納
する。
【０００９】論理回路修正手段６は、機能ブロック情報
格納手段４に新たに格納された新規な単一の機能ブロッ
クを、遅延解析結果格納手段３に格納されているクリテ
ィカル信号パスの構成機能ブロックに置換え、論理回路
情報格納手段１に格納されている当該クリティカル信号
パスの修正を行う。
格納手段４に新たに格納された新規な単一の機能ブロッ
クを、遅延解析結果格納手段３に格納されているクリテ
ィカル信号パスの構成機能ブロックに置換え、論理回路
情報格納手段１に格納されている当該クリティカル信号
パスの修正を行う。
【００１０】本発明の実施例の動作を、図２（Ａ）〜
（Ｃ）の具体例を参照しつつ説明する。
（Ｃ）の具体例を参照しつつ説明する。
【００１１】論理回路情報格納手段１内には、例えば図
２（Ａ）に示す如き論理回路の接続情報が予め格納され
ているものとする。尚、この図においては、機能ブロッ
ク２０と２１との間に、太線で示す配線と機能ブロック
２２〜２４とからなる信号パスの例が示されている。
２（Ａ）に示す如き論理回路の接続情報が予め格納され
ているものとする。尚、この図においては、機能ブロッ
ク２０と２１との間に、太線で示す配線と機能ブロック
２２〜２４とからなる信号パスの例が示されている。
【００１２】遅延時間解析手段２はこの信号パスの遅延
時間を解析し、この遅延時間が制限値を超えている場
合、このパスをクリティカル信号パスとする。この遅延
時間の解析は、配線長，各構成機能ブロックの遅延時間
等の情報により算出されて行われる。そして、このクリ
ティカル信号パスに関して、構成機能ブロック２２〜２
４の種類と順序とが解析結果として遅延解析結果格納手
段３へ格納される。
時間を解析し、この遅延時間が制限値を超えている場
合、このパスをクリティカル信号パスとする。この遅延
時間の解析は、配線長，各構成機能ブロックの遅延時間
等の情報により算出されて行われる。そして、このクリ
ティカル信号パスに関して、構成機能ブロック２２〜２
４の種類と順序とが解析結果として遅延解析結果格納手
段３へ格納される。
【００１３】次に、新規機能ブロック作成手段５はこの
遅延解析結果格納手段３に格納されている解析結果と機
能ブロック情報格納手段４に格納されている各機能ブロ
ックに関する情報とから、クリティカル信号パスを構成
する全機能ブロック２２〜２４と同一の機能を有する新
規でかつ単一の機能ブロック３０を図２（Ｂ）の様に作
成する。
遅延解析結果格納手段３に格納されている解析結果と機
能ブロック情報格納手段４に格納されている各機能ブロ
ックに関する情報とから、クリティカル信号パスを構成
する全機能ブロック２２〜２４と同一の機能を有する新
規でかつ単一の機能ブロック３０を図２（Ｂ）の様に作
成する。
【００１４】すなわち、クリティカル信号パスを構成す
る全ての機能ブロック２２〜２４を、信号伝搬順序や入
出力関係は変えないで、そのまま１箇所にまとめて単一
の機能ブロック３０として生成し直すのである。この生
成された新規な機能ブロック３０は機能ブロック情報格
納手段４へ格納される。
る全ての機能ブロック２２〜２４を、信号伝搬順序や入
出力関係は変えないで、そのまま１箇所にまとめて単一
の機能ブロック３０として生成し直すのである。この生
成された新規な機能ブロック３０は機能ブロック情報格
納手段４へ格納される。
【００１５】そして、論理回路修正手段６は、論理回路
情報格納手段１に格納されている図２（Ａ）の信号パス
の情報を、機能ブロック情報格納手段４に格納されてい
る図２（Ｂ）の新規機能ブロックを用いて修正し、図２
（Ｃ）に示す修正された信号パス情報を得る。この信号
パス情報は論理回路情報格納手段１へ格納され、クリテ
ィカル信号パスの修正が完了する。
情報格納手段１に格納されている図２（Ａ）の信号パス
の情報を、機能ブロック情報格納手段４に格納されてい
る図２（Ｂ）の新規機能ブロックを用いて修正し、図２
（Ｃ）に示す修正された信号パス情報を得る。この信号
パス情報は論理回路情報格納手段１へ格納され、クリテ
ィカル信号パスの修正が完了する。
【００１６】
【発明の効果】叙上の如く、本発明によれば、遅延時間
が制限値を超えるクリティカル信号パスについて、この
パスを構成する全ての機能ブロックを単一にまとめた新
規な機能ブロックに置換するようにしたので、機能ブロ
ック間の配線がなくなり、実質的に機能ブロック間の遅
延時間を零とすることができ、遅延時間の大幅な改良が
可能となるという効果がある。
が制限値を超えるクリティカル信号パスについて、この
パスを構成する全ての機能ブロックを単一にまとめた新
規な機能ブロックに置換するようにしたので、機能ブロ
ック間の配線がなくなり、実質的に機能ブロック間の遅
延時間を零とすることができ、遅延時間の大幅な改良が
可能となるという効果がある。
【図１】本発明の実施例のシステムブロック図である。
【図２】（Ａ）は論理回路情報の一例を示す信号パス
図、（Ｂ）は（Ａ）の信号パス構成する機能ブロックを
まとめた単一の新規機能ブロック図、（Ｃ）は（Ａ）の
信号パス修正後の新たな信号パス図である。
図、（Ｂ）は（Ａ）の信号パス構成する機能ブロックを
まとめた単一の新規機能ブロック図、（Ｃ）は（Ａ）の
信号パス修正後の新たな信号パス図である。
１ 論理回路情報格納手段 ２ 遅延解析手段 ３ 遅延解析結果格納手段 ４ 機能ブロック情報格納手段 ５ 新規機能ブロック作成手段 ６ 論理回路修正手段
Claims (2)
- 【請求項１】 回路の接続情報のうち所定信号パスを抽
出してこの信号パスを構成する機能ブロックを求める信
号パス抽出手段と、前記所定信号パスを構成する全ての
機能ブロックと同一の新規な単一の機能ブロックを作成
する新規ブロック作成手段と、前記所定信号パスを構成
する全ての機能ブロックの代わりに前記新規な単一機能
ブロックに置換えた信号パスを形成して新たな回路接続
情報に修正する修正手段とを含むことを特徴とする回路
情報修正システム。 - 【請求項２】 前記信号パス抽出手段は、前記回路接続
情報の各信号パスの遅延時間を解析する手段と、この解
析結果により規定遅延時間を超える信号パスを抽出する
手段とを含むことを特徴とする請求項１記載の回路情報
修正システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4146422A JPH05314212A (ja) | 1992-05-13 | 1992-05-13 | 回路情報修正システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4146422A JPH05314212A (ja) | 1992-05-13 | 1992-05-13 | 回路情報修正システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05314212A true JPH05314212A (ja) | 1993-11-26 |
Family
ID=15407332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4146422A Pending JPH05314212A (ja) | 1992-05-13 | 1992-05-13 | 回路情報修正システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05314212A (ja) |
-
1992
- 1992-05-13 JP JP4146422A patent/JPH05314212A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297213B2 (ja) | 集積回路シミュレータ及び集積回路のシミュレーション方法 | |
| JPH05314212A (ja) | 回路情報修正システム | |
| JPH04307672A (ja) | 概略配線処理方式 | |
| JP2809166B2 (ja) | 高速遅延検証装置 | |
| JPH06274328A (ja) | 複数の処理モジュールからなるプログラムの実行方法 | |
| JPH05113882A (ja) | 中間フアイルによる外付けマン・マシン・インターフエース実現方式 | |
| JP2894106B2 (ja) | 遅延解析方式 | |
| JP4122071B2 (ja) | データの分割及び縮小が実行可能なビデオ制御回路 | |
| EP0397532A2 (en) | Simulation system | |
| JP2845737B2 (ja) | ノード演算パイプライン | |
| JPH04352282A (ja) | 論理回路の分割方法 | |
| JPH1083176A (ja) | ボールド処理装置および印刷装置およびボールド処理方法 | |
| JPH07334530A (ja) | 論理回路の遅延最小化装置及び方法 | |
| JPH0334349A (ja) | 集積回路レイアウト設計方式 | |
| JPH0418677A (ja) | デジタル回路のシミュレーション方式 | |
| JP2000200297A (ja) | アナログ部品削除情報付与システム | |
| JPH04348830A (ja) | 装着順序決定装置 | |
| JPH0423150A (ja) | 半導体ディスク装置におけるメモリ制御装置およびそのメモリ制御方法 | |
| JPH0844606A (ja) | 分散データベースシステム集計処理方式 | |
| JPH05181847A (ja) | 出力データ項目区切り処理方法 | |
| JPH11219379A (ja) | Ｖｈｄｌモデルの変更方法 | |
| JPH0415757A (ja) | シミュレーション出力制御方法 | |
| JPS63177268A (ja) | 論理回路図のシンボル配置方式 | |
| JPH02249332A (ja) | 冗長系選択回路 | |
| JPH01162983A (ja) | プリント基板ｃａｄシステムにおけるベタ導体データの形状修正方式 |