JPH05335941A - 自動位相制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 消費電力を少なくし、かつ、遅延配分の設計
を容易にすること。 【構成】 排他的論理和回路４３と固定遅延線４４によ
り、データ信号Ｓ３１から、このデータ信号Ｓ３１の極
性変化点で極性が変化し、かつ、固定遅延線４４の遅延
時間分のパルス幅を有するパルス信号Ｓ３７，Ｓ３８が
生成される。また、排他的論理和回路４６により、パル
ス信号Ｓ３８とクロック信号Ｓ３５から、パルス信号Ｓ
３８の極性変化点で極性が変化し、かつ、データ信号Ｓ
３１とクロック信号Ｓ３５との位相差に対応するパルス
幅を有するパルス信号Ｓ３９が得られる。そして、パル
ス信号Ｓ３７，Ｓ３９に基づいて、位相制御信号Ｓ３３
が生成される。これにより、クロック信号の位相は、固
定遅延線４４の遅延時間により規定される目標位相に位
置決めされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば、光伝送シス
テムの中継器において、データ信号を識別再生するため
のクロック信号の位相を自動的に目標位相に位置決めす
る自動位相制御装置に関する。

【０００２】

【従来の技術】一般に、光伝送システムにおいては、光
伝送路上に中継器を設け、この中継器によりデータ信号
を識別再生することにより、このデータ信号を目的地ま
で伝送するようになっている。

【０００３】上記識別再生は、通常、等化処理されたデ
ータ信号を所定のクロック信号によってラッチすること
により行われる。

【０００４】このような構成においては、データ信号の
再生品質は、データ信号に対するクロック信号の位相に
大きく左右される。したがって、この再生品質を高める
ためには、クロック信号の位相を予め定めた目標位相に
位置決めする必要がある。

【０００５】従来は、中継器にクロック信号を遅延する
ための遅延線や遅延素子を設け、中継器の出荷試験時
に、この遅延線や遅延素子の遅延時間を調整することに
より、クロック信号の位相を目標位相に位置決めするよ
うになっていた。

【０００６】しかし、このような構成では、出荷試験時
における中継器の調整作業が煩雑になるとともに、調整
工数が多くなるという問題があった。

【０００７】そこで、近年、データ信号とクロック信号
との位相差を検出し、この検出出力に基づいてクロック
信号の位相を制御することにより、このクロック信号の
位相を自動的に目標位相に位置決めする自動位相制御装
置が開発されている。

【０００８】図２は、このような自動位相制御装置の従
来構成を示すブロック図である。図示の装置は、昭和６
３年電子情報通信学会春季全国大会、Ｂ−６５２及びＢ
−６５３に記載されたものである。

【０００９】図２において、まず、この装置の概略構成
を説明する。

【００１０】この装置は、データ信号Ｓ１３と識別再生
用のクロック信号Ｓ１４との位相差φ１が、データ信号
Ｓ１３の位相とクロック信号Ｓ１４の目標位相との位相
差φ２に一致するように、クロック信号Ｓ１４の位相を
制御することにより、このクロック信号Ｓ１４の位相を
目標位相に位置決めするようになっている。

【００１１】ここで、位相差φ１は、データ信号Ｓ１３
とクロック信号Ｓ１４とを位相比較することにより求め
られる。しかし、この位相比較出力は、位相差φ１が変
化しなくても、データ信号Ｓ１３の極性が変化する確率
Ｐに応じて変化する。そこで、図２の装置においては、
位相差φ２を示す信号Ｓ１９に確率Ｐを示す成分を含
め、この信号Ｓ１９と上記位相比較結果を示す信号Ｓ１
６を減算処理することにより、位相制御信号Ｓ１２を生
成するようになっている。

【００１２】このような構成によれば、上記減算処理に
より、確率Ｐを示す成分が相殺され、位相差φ１と位相
差φ２との差を示す信号Ｓ１２が得られる。言い換えれ
ば、クロック信号Ｓ１４の位相とその目標位相との差を
示す信号Ｓ１２が得られる。したがって、この信号Ｓ１
２によりクロック信号Ｓ１４の位相を制御すれば、この
クロック信号Ｓ１４の位相を目標位相に位置決めするこ
とができる。

【００１３】なお、図２においては、上記信号Ｓ１６
は、識別再生用のラッチ回路１６の入出力の排他的論理
和をとることにより求められるようになっている。ま
た、上記信号１９は、識別再生出力をクロック信号Ｓ１
４とは逆相のクロック信号Ｓ１７を用いてラッチ回路２
０でラッチし、このラッチ回路２０の入出力の排他的論
理和をとることにより求めるようになっている。

【００１４】このような構成においては、上記位相差φ
２は、クロック信号Ｓ１４の半周期分の時間幅τ、言い
換えれば、データ信号Ｓ１３の１／２ビット分の時間幅
に設定される。これにより、クロック信号Ｓ１４の位相
は、データ信号Ｓ１３の各ビットの中央に位置決めされ
ることになる。

【００１５】以上が図２に示す装置の概略構成である。
次に、この装置の具体的構成を説明する。

【００１６】図において、クロック入力端子１１から入
力されたクロック信号Ｓ１１は、位相可変回路１２に供
給される。位相可変回路１２に供給されたクロック信号
Ｓ１１は、位相制御信号Ｓ１２に基づいて位相制御され
る。この位相制御信号Ｓ１２は、次のようにして生成さ
れる。

【００１７】すなわち、データ入力端子１３から入力さ
れたデータ信号Ｓ１３は、バッファ回路１４により２つ
に分岐される。この２つの分岐出力のうち、一方は排他
的論理和回路１５に供給され、他方は識別再生用のラッ
チ回路１６に供給される。

【００１８】ラッチ回路１６に供給されたデータ信号Ｓ
１３は、上記位相可変回路１２の正相出力端子から出力
される識別再生用のクロック信号Ｓ１４によりラッチさ
れる。これにより、入力データ信号Ｓ１３の識別再生出
力Ｓ１５が得られる。

【００１９】この識別再生出力Ｓ１５は、バッファ回路
１７により２つに分岐される。この２つの分岐出力のう
ち、一方は、上記排他的論理和回路１５に供給され、他
方は、バッファ回路１８に供給される。

【００２０】排他的論理和回路１５に供給された識別再
生出力Ｓ１５は、バッファ回路１４から供給されるデー
タ信号Ｓ１３との排他的論理和をとられる。これによ
り、この排他的論理和回路１５の出力端子には、データ
信号Ｓ１３の極性変化点で極性が変化し、位相差φ１に
対応するパルス幅を有するパルス信号Ｓ１６が得られ
る。

【００２１】バッファ回路１８に供給された識別再生出
力Ｓ１５は、２つに分岐される。この２つの分岐出力の
うち、一方は排他的論理和回路１９に供給され、他方は
ラッチ回路２０に供給される。

【００２２】ラッチ回路２０に供給された識別再生出力
Ｓ１５は、位相可変回路１２の逆相出力端子から出力さ
れるクロック信号Ｓ１７によりラッチされる。このラッ
チ出力Ｓ１８は、バッファ回路２１により２つに分岐さ
れる。この２つの分岐出力のうち、一方は排他的論理和
回路１９に供給され、他方はデータ信号Ｓ１３の最終的
な識別再生出力としてデータ出力端子２２に供給され
る。

【００２３】排他的論理和回路１９に供給されたラッチ
出力Ｓ１８は、バッファ回路１８から供給される識別再
生出力Ｓ１５との排他的論理和をとられる。これによ
り、排他的論理和回路１９の出力端子には、識別再生出
力Ｓ１５の極性変化点で極性が変化し、時間幅τに対応
するパルス幅を有するパルス信号Ｓ１９が得られる。

【００２４】パルス信号Ｓ１６，Ｓ１９はそれぞれ積分
回路２３，２４で積分された後、演算増幅器２５で差動
増幅される。これにより、確率Ｐを示す成分が相殺さ
れ、位相差φ１と時間幅τとの差に応じた直流電圧が得
られる。

【００２５】この直流電圧は、上記位相制御信号Ｓ１２
として位相可変回路１２に供給される。これにより、位
相差φ１が時間幅τに一致するように、クロック信号Ｓ
１４の位相が制御される。その結果、このクロック信号
Ｓ１４の位相は、データ信号Ｓ１３の各ビットの中央に
位置決めされる。

【００２６】図３および図４は、図２の各部の信号波形
を示す波形図である。

【００２７】図３に示す如く、排他的論理和回路１５か
ら出力されるパルス信号Ｓ１６は、入力データ信号Ｓ１
１の極性変化点でハイレベルとなり、位相差φ１に対応
するパルス幅を有するパルス信号となっている。また、
排他的論理和回路１９から出力されるパルス信号Ｓ１９
は、識別再生出力Ｓ１５の変化点でハイレベルとなり、
時間幅τに対応するパルス幅を有するパルス信号となっ
ている。

【００２８】これにより、パルス信号Ｓ１６の積分出力
Ｓ２０は、図４に示すように、位相差φ１の増大に伴っ
て徐々に増大する。これに対し、パルス信号Ｓ１９の積
分出力Ｓ２１は、位相差φ１が変化しても変化しない。
この場合、両積分出力Ｓ２１，Ｓ２２は、位相差φ１が
πのとき、言い換えれば、位相差φ１がτのとき、一致
する。これにより、クロック信号Ｓ１４の位相は、デー
タ信号Ｓ１３のビットの中央に収束するように制御され
る。

【００２９】

【発明が解決しようとする課題】以上詳述した従来の自
動位相制御装置によれば、クロック信号の位相を自動的
に目標位相に位置決めすることができるので、出荷試験
時における中継器の調整作業の簡易化や調整工数の減少
を図ることができる。

【００３０】しかし、この装置の場合、識別再生用のラ
ッチ回路１６のほかに、参照信号（パルス信号Ｓ１９）
生成用のラッチ回路２０が必要となり、しかも、高周波
信号を分岐するための多数のバッファ回路１４，１７，
１８，２１も必要となるため、消費電力が多くなるとい
う問題と、各ゲート素子の遅延時間のばらつき及び温度
・電源変動による遅延時間の変動を考慮にいれた遅延配
分の設計が非常に難しいという問題があった。

【００３１】そこで、この発明は、ゲート数を削減する
ことにより、消費電力が少なく、かつ、遅延配分の設計
が容易な自動位相制御装置を提供することを目的とす
る。

【００３２】

【課題を解決するための手段】上記目的を達成するため
にこの発明は、データ信号とこのデータ信号を所定時間
遅延した信号との排他的論理和をとる第１の排他的論理
和手段と、この第１の排他的論理和手段の排他的論理和
出力と位相可変手段から出力されるクロック信号との排
他的論理和をとる第２の排他的論理和手段と、第１，第
２の排他的論理和手段の排他的論理和出力に基づいて、
位相制御信号を生成する位相制御信号生成手段とを設け
るようにしたものである。

【００３３】

【作用】上記構成においては、第１の排他的論理和手段
からは、データ信号の極性変化点で極性が変化し、上記
遅延時間に対応するパルス幅を有するパルス信号が得ら
れる。

【００３４】また、第２の排他的論理和手段からは、第
１の排他的論理和手段の排他的論理和出力の極性変化点
で極性が変化し、データ信号とクロック信号との位相差
に対応するパルス幅を有するパルス信号が得られる。

【００３５】したがって、これら２つのパルス信号に基
づいて、クロック信号の位相を制御すれば、このクロッ
ク信号の位相を上記遅延時間により規定される目標位相
に位置決めすることができる。

【００３６】このような構成によれば、ラッチ回路を用
いる必要がなく、かつ、バッファ回路の数も従来の半分
にすることができるので、消費電力が少なく、かつ、遅
延配分の設計が容易な自動位相制御装置を実現すること
ができる。

【００３７】

【実施例】以下、図面を参照しながらこの発明の実施例
を詳細に説明する。図１は、この発明の第１の実施例の
構成を示すブロック図である。

【００３８】この実施例は、上述したような位相差φ１
を示す成分及び確率Ｐを示す成分を含む信号と、位相差
φ２を示す成分及び確率Ｐを示す成分を含む信号を生成
し、両信号に基づいて、位相制御信号を生成する点で
は、従来の装置で同じである。

【００３９】しかし、この実施例では、これら２つの信
号を生成するための構成が従来の装置とは異なる。

【００４０】すなわち、図１において、データ入力端子
３１に入力されたデータ信号Ｓ３１は、バッファ回路３
２により２つに分岐される。この２つの分岐出力のう
ち、一方は識別再生回路を成すラッチ回路３３に供給さ
れ、他方は後述する自動位相制御装置４０のバッファ回
路４２に供給される。

【００４１】ラッチ回路３３に供給されたデータ信号Ｓ
３１は、自動位相制御装置４０の位相可変回路４１から
供給されるクロック信号Ｓ３４によりラッチされる。こ
のラッチ出力は、データ信号の識別再生出力としてデー
タ出力端子３４に供給される。

【００４２】次に、この発明の特徴とする自動位相制御
装置について説明する。クロック入力端子３５から入力
されたクロック信号Ｓ３２は、位相制御装置４０の位相
可変回路４１に供給される。位相可変回路４１に供給さ
れたクロック信号Ｓ３２は、後述する位相制御信号Ｓ３
３に基づいて位相制御される。これにより、目標位相に
位置決めされたクロック信号が得られる。

【００４３】図には、このようなクロック信号として、
例えば、３つのクロック信号Ｓ３４，Ｓ３５，Ｓ３６を
示す。この場合、クロック信号Ｓ３４は、上記の如く、
識別再生用のクロック信号として使用される。また、ク
ロック信号Ｓ３５は位相比較用のクロック信号として使
用される。また、クロック信号Ｓ３６は、クロック出力
端子３６に供給され、例えば、識別再生処理以外の処理
に使用される。

【００４４】このような構成においては、クロック信号
Ｓ３５の位相が位相制御装置４０の位相制御作用により
その目標位相に位置決めされる。そして、他のクロック
信号Ｓ３４，Ｓ３６は、例えば、クロック信号３５を位
相シフトすることにより生成される。

【００４５】上記位相制御信号Ｓ３３は、次のようにし
て生成される。すなわち、バッファ回路３２からバッフ
ァ回路４２に供給されたデータ信号Ｓ３１は、２つに分
岐される。この２つの分岐出力のうち、一方は排他的論
理和回路４３に供給され、他方は固定遅延線４４を介し
て排他的論理和回路４３に供給される。

【００４６】固定遅延線４４の遅延時間は、クロック信
号Ｓ３２の半周期分の時間幅τに設定されている。これ
により、排他的論理和回路４３の出力端子には、詳細は
後述するが、データ信号Ｓ３１の極性変化点で極性が変
化し、上記時間幅τに対応するパルス幅を有するパルス
信号Ｓ３７，Ｓ３８が得られる。

【００４７】排他的論理和回路３７の正相出力端子から
出力されたパルス信号Ｓ３７は、積分回路４５により積
分される。これにより、この積分回路４５の出力端子に
は、データ信号Ｓ３２の極性が変化する確率Ｐと、上記
時間幅τに対応する直流電圧が得られる。

【００４８】一方、排他的論理和回路３７の逆相出力端
子から出力されたパルス信号Ｓ３８は、排他的論理和回
路４６に供給される。この排他的論理和回路４６には、
さらに、上記位相可変回路４１から出力されるクロック
信号Ｓ３５が供給される。

【００４９】これにより、この排他的論理和回路４６の
逆相出力端子には、詳細は後述するが、パルス信号Ｓ３
８の極性変化点で極性が変化し、データ信号Ｓ３２とク
ロック信号Ｓ３５の位相差φ１に対応したパルス幅を有
するパルス信号Ｓ３９が得られる。

【００５０】このパルス信号Ｓ３９は、積分回路４７に
より積分される。これにより、この積分回路４７の出力
端子には、上記確率Ｐと位相差φ１に対応する直流電圧
が得られる。

【００５１】積分回路積４５，４７の積分出力Ｓ４０，
Ｓ４１は、演算増幅器４８で差動増幅される。これによ
り、この演算増幅器４８の出力端子には、上記時間幅τ
と位相差φ１との差に対応した直流電圧が得られる。

【００５２】この直流電圧は、位相制御信号Ｓ３３とし
て位相可変回路４１に供給される。これにより、この位
相可変回路４１から出力されるクロック信号Ｓ３５の位
相は、時間幅τにより規定される目標位相に位置決めさ
れる。

【００５３】図５及び図６は図１の各部の信号波形を示
す波形図である。

【００５４】図５に示す如く、排他的論理和３７の正相
出力端子から出力されるパルス信号Ｓ３７は、データ信
号Ｓ３１の極性変化点でハイレベルとなり、時間幅τに
相当するパルス幅を有する信号となる。同様に、この排
他的論理回路４３の逆相出力端子から出力されるパルス
信号Ｓ３８は、データ信号Ｓ３１の極性変化点でローレ
ベルとなり、時間幅τに相当するパルス幅を有する信号
となる。

【００５５】また、排他的論理和回路４６の逆相出力端
子から出力されるパルス信号Ｓ３９は、図５に示すよう
に、パルス信号Ｓ３８の極性変化点でハイレベルとな
り、位相差φ１に相当するパルス幅を有する信号とな
る。

【００５６】これにより、積分回路４５の積分出力Ｓ４
０は、図６に示すように、位相差φ１が変化しても変化
しない直流電圧なる。一方、積分回路４７の積分出力Ｓ
４１は、位相差φ１が０とπの間にある場合は、位相差
φ１の変化に基づいて徐々に増大し、位相差φ１がπと
２πの間にある場合は、位相差φ１の増大に基づいて徐
々に減少する直流電圧となる。

【００５７】これにより、クロック信号Ｓ３５は、デー
タ信号Ｓ３１の立上がりエッジからからπ／２（τ／
２）だけずれた位置に位置決めされる。この場合、クロ
ック信号Ｓ３５に対するクロック信号Ｓ３４のシフト量
をπ／２に設定すれば、クロック信号Ｓ３４の位相をデ
ータ信号Ｓ３２の各ビットの中央に位置決めすることが
できる。

【００５８】以上詳述したようにこの実施例は、排他的
論理和回路４３と固定遅延線４４により、データ信号Ｓ
３１の極性変化点とクロック信号Ｓ３５の目標位相を示
すパルス信号Ｓ３７，Ｓ３８を生成し、排他的論理和回
路４６により、データ信号Ｓ３１の極性変化点と位相差
φ１を示すパルス信号Ｓ３９を生成し、パルス信号Ｓ３
７，Ｓ３９に基づいて、クロック信号Ｓ３５の位相を制
御するようにしたものである。

【００５９】このような構成によれば、従来に比べ、固
定遅延線４４が増えるものの、ラッチ回路をなくすこと
ができ、かつ、バッファ回路の数も半分にすることがで
きるので、消費電力が少なく、かつ、遅延配分の設計が
容易な自動位相制御装置を実現することができる。

【００６０】図７は、この発明の第２の実施例の構成を
示すブロック図である。なお、図７において、図１と同
一部には、同一符号を付して詳細な説明を省略する。

【００６１】先の実施例では、クロック信号Ｓ３２が外
部から与えられる場合を説明した。これに対し、この実
施例は、自動位相制御装置４０の構成を利用してこのク
ロック信号Ｓ３２をデータ信号Ｓ３１から抽出するよう
にしたものである。

【００６２】すなわち、クロック信号Ｓ３２が外部から
与えられない場合、このクロック信号Ｓ３２をデータ信
号Ｓ３１から抽出する必要がある。

【００６３】この場合、データ信号Ｓ３１がＲＺ（Ｒｅ
ｔｕｒｎ ｔｏ Ｚｅｒｏ）信号のように、クロック成
分を持つ信号であれば、データ信号Ｓ３１をそのままフ
ィルタに通すことにより、クロック成分を取り出すこと
ができる。

【００６４】しかし、データ信号Ｓ３１がＮＲＺ（Ｎｏ
ｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）信号のように、ク
ロック成分を持たない信号である場合は、微分回路を利
用してこのクロック成分を取り出す必要がある。

【００６５】そこで、この実施例は、位相制御装置４０
の排他的論理和回路４３と固定遅延線４４が、結果的
に、データ信号Ｓ３１を微分していることに着目し、こ
の微分回路を利用してクロック成分を取り出すように構
成したものである。

【００６６】すなわち、排他的論理和回路４３の正相出
力端子から出力されるパルス信号Ｓ３７は、バンドパス
フィルタ５１とリミッタアンプ５２により構成されるク
ロック抽出回路５０に供給される。

【００６７】これにより、データ信号Ｓ３１の微分出力
であるパルス信号Ｓ３７からクロック成分が抽出され
る。このクロック成分は、クロック信号Ｓ３２として、
位相可変回路４１に供給され、位相制御に供される。

【００６８】このような構成によれば、パルス信号Ｓ３
７を生成するための回路を、クロック成分抽出用の微分
回路と共用することができるため、クロック成分を持た
ないデータ信号からクロック成分を抽出する場合の低消
費電力化に寄与することができる。

【００６９】なお、従来の装置においても、排他的論理
和回路１９とラッチ回路２０により微分回路が構成され
る。

【００７０】しかし、この場合は、ラッチ回路２０が入
力クロック信号Ｓ１１に対応するクロック信号Ｓ１７に
より駆動されるため、この微分回路をクロック成分抽出
用の微分回路としては利用することができない。

【００７１】これに対し、この実施例では、微分回路を
クロック信号により駆動されるラッチ回路により構成し
ていないので、この微分回路をクロック成分の抽出に利
用することができるわけである。

【００７２】以上この発明の２つの実施例を詳細に説明
したが、この発明は上述したような実施例に限定される
ものではない。

【００７３】例えば、先の実施例では、この発明を識別
再生用のクロック信号の位相制御に適用する場合を説明
した。しかし、この発明は、これ以外の処理に使用され
るクロック信号の位相制御にも適用することができる。

【００７４】このほかにも、この発明は、その要旨を逸
脱しない範囲で種々様々変形実施可能なことは勿論であ
る。

【００７５】

【発明の効果】以上詳述したようにこの発明によれば、
消費電力が少なく、かつ、遅延配分の設計が容易な自動
位相制御装置を提供することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例の構成を示すブロック
図である。

【図２】従来の自動位相制御装置の構成を示すブロック
図である。

【図３】図２の動作を説明するための信号波形図であ
る。

【図４】図２の動作を説明するための信号波形図であ
る。

【図５】図１の動作を説明するための信号波形図であ
る。

【図６】図１の動作を説明するための信号波形図であ
る。

【図７】この発明の第２の実施例の構成を示すブロック
図である。

【符号の説明】

３１…データ入力端子、３２，４２…バッファ回路、３
３…ラッチ回路、３４…データ出力端子、３５…クロッ
ク入力端子、３６…クロック出力端子、４０…自動位相
制御装置、４１…位相可変回路、４３，４６…排他的論
理和回路、４４…固定遅延線、４５，４７…積分回路、
４８…演算増幅器、５０…クロック抽出回路、５１…バ
ンドパスフィルタ、５２…リミッタアンプ。

フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 7/033 (72)発明者 青木 周生 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 データ信号処理用のクロック信号の位相
   を自動的に目標位相に位置決めする自動位相制御装置に
   おいて、 前記クロック信号の位相を前記目標位相に位置決めする
   ための位相制御信号に基づいて、前記クロック信号の位
   相を制御する位相可変手段と、 前記データ信号を所定時間遅延する遅延手段と、 この遅延手段の遅延出力と前記データ信号との排他的論
   理和をとる第１の排他的論理和手段と、 この第１の排他的論理和手段の排他的論理和出力と前記
   位相可変手段の位相制御出力との排他的論理和をとる第
   ２の排他的論理和手段と、 前記第１，第２の排他的論理和手段の排他的論理和出力
   に基づいて、前記位相制御信号を生成する位相制御信号
   生成手段とを具備したことを特徴とする自動位相制御装
   置。
2. 【請求項２】 前記クロック信号は、前記第１の排他的
   論理和手段の排他的論理和出力に基づいて生成されるよ
   うに構成されていることを特徴とする請求項１記載の自
   動位相制御装置。