JPS5897192A - 自己診断機能付バブルメモリ - Google Patents
自己診断機能付バブルメモリInfo
- Publication number
- JPS5897192A JPS5897192A JP56195067A JP19506781A JPS5897192A JP S5897192 A JPS5897192 A JP S5897192A JP 56195067 A JP56195067 A JP 56195067A JP 19506781 A JP19506781 A JP 19506781A JP S5897192 A JPS5897192 A JP S5897192A
- Authority
- JP
- Japan
- Prior art keywords
- bubble memory
- self
- bubble
- memory device
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、バブルメモリに自己診断機能を付けて、バ
ブルメモリの動作前にＲＯＭ、ＲＡＭなどの欠陥部分を
早く知ることができるようにした自己診断機能付バブル
メモリに関する。
ブルメモリの動作前にＲＯＭ、ＲＡＭなどの欠陥部分を
早く知ることができるようにした自己診断機能付バブル
メモリに関する。
バブルメモリ装置は第１図に示すようなシステム構成で
ある。この第１図の１はバブルメモリデバイス、２はバ
ブルメモリデバイスｌを駆動するリニア回路、３はこの
バブルメモリ装置をコント０−ルす、６ＣＰＵ、４はコ
ントロール用ＲＯＭ％５はＲＡＭ、６は外部との接続を
行う入出力インターフェースである。
ある。この第１図の１はバブルメモリデバイス、２はバ
ブルメモリデバイスｌを駆動するリニア回路、３はこの
バブルメモリ装置をコント０−ルす、６ＣＰＵ、４はコ
ントロール用ＲＯＭ％５はＲＡＭ、６は外部との接続を
行う入出力インターフェースである。
従来は、このハード構成で第２図に示すようなフローチ
ャートでバブルメモリをコントロールしていた。すなわ
ち、この第２図において、ステップ７で電源オンした後
、ステップ８でＣＰＵ３のレジスタのセットおよび％ボ
ートのセットなどシステムリセットをする。
ャートでバブルメモリをコントロールしていた。すなわ
ち、この第２図において、ステップ７で電源オンした後
、ステップ８でＣＰＵ３のレジスタのセットおよび％ボ
ートのセットなどシステムリセットをする。
その後、通常バブル動作コントロール９に移行し、ステ
ップ９．で命令解読を行い、ステップ９．でバッドルー
プデータ処理を行い、ステップ９３でアドレスシフト数
演算を行ってステップ９４に移行し、ステップ９４でバ
ブルメモリデバイス１へ必要信号を出力し、ステップ９
．でバッドループデータ処理を行って、ステップ９６で
入出力インターフェース６を通して出力し、再びステッ
プ９Ｉに戻る。
ップ９．で命令解読を行い、ステップ９．でバッドルー
プデータ処理を行い、ステップ９３でアドレスシフト数
演算を行ってステップ９４に移行し、ステップ９４でバ
ブルメモリデバイス１へ必要信号を出力し、ステップ９
．でバッドループデータ処理を行って、ステップ９６で
入出力インターフェース６を通して出力し、再びステッ
プ９Ｉに戻る。
この処理フローでは、コントローラ内のコントロール用
ＲＯＭ４ 、ＲＡＭ５に欠陥があっても、バブルメモリ
デバイス１への書き込み、読み出しを行い、その後でな
ければ欠陥があったことがわからないという欠点があっ
た。
ＲＯＭ４ 、ＲＡＭ５に欠陥があっても、バブルメモリ
デバイス１への書き込み、読み出しを行い、その後でな
ければ欠陥があったことがわからないという欠点があっ
た。
この発明は、上記従来の欠点を除去するためになされた
もので、バブル動作に入る前に自己診断を行うことによ
シ、事前にＲＯＭ、ＲＡＭの欠陥部分を知ることのでき
る自己診断機能付バブルメモリを提供することを目的と
する。
もので、バブル動作に入る前に自己診断を行うことによ
シ、事前にＲＯＭ、ＲＡＭの欠陥部分を知ることのでき
る自己診断機能付バブルメモリを提供することを目的と
する。
以下、この発明の自己診断機能付バブルメモリの一実施
例について第３図のフローチャートにより説明する。ス
テップ７で電源を投入後、ステップ１０のうちのステッ
プ１０１でＲＯＭリードテストを行いかつステップ１０
．でＲＡＭライドリードテストを行う。
例について第３図のフローチャートにより説明する。ス
テップ７で電源を投入後、ステップ１０のうちのステッ
プ１０１でＲＯＭリードテストを行いかつステップ１０
．でＲＡＭライドリードテストを行う。
次いで、ステップ１１で、ＲＯＭリードテストとＲＡＭ
ライドリードテストの結果を見て、このテストの結果に
よシ分岐し、処理方法が変わる。
ライドリードテストの結果を見て、このテストの結果に
よシ分岐し、処理方法が変わる。
すなわち％ＲＯＭおよびＲＡＭに欠陥がある場合にはス
テップ１２に移行してコントローラに異常あシとして、
バブル動作を停止し、外部へ知らせる。
テップ１２に移行してコントローラに異常あシとして、
バブル動作を停止し、外部へ知らせる。
また、ステップ１１において、テストの結果、ＲＯＭお
よびＲＡＭに異常がなければ、ステップ８に移行し、シ
ステムリセットを行い、ステップ９におけるステップ９
□〜９６まで第２図と同様の処理を行う。
よびＲＡＭに異常がなければ、ステップ８に移行し、シ
ステムリセットを行い、ステップ９におけるステップ９
□〜９６まで第２図と同様の処理を行う。
このフローチャートでは、自己診断全電源投入後行なっ
ているが、通常バブル動作の間に行っても効果がある。
ているが、通常バブル動作の間に行っても効果がある。
以上のように、この発明の自己診断機能付バブルメモリ
によれば通常バブル動作の前にＲＯＭ。
によれば通常バブル動作の前にＲＯＭ。
ＲＡＭの自己診断を行うようにしたので、バブルをライ
トおよびリードする以前に、バブルメモリ装置の欠陥を
知ることができるという効果がある。
トおよびリードする以前に、バブルメモリ装置の欠陥を
知ることができるという効果がある。
第１図は従来のバブルメモリ装置のブロック図、第２図
は従来のバブルメモリ装置の処理フローチャート、第３
図はこの発明の自己診断機能付バブルメモリの一実施例
を説明するためのフローチャートである。 １・・・バブルメモリデバイス、２・・・リニア回路、
３−ＣＰＵ、４−ＲＯＭ、５・ ＲＡＭ、６−・・人出
カインターフエース。 なお、図中同一符号は同一または相当部分を示す。 代理人 葛 野 信 −
は従来のバブルメモリ装置の処理フローチャート、第３
図はこの発明の自己診断機能付バブルメモリの一実施例
を説明するためのフローチャートである。 １・・・バブルメモリデバイス、２・・・リニア回路、
３−ＣＰＵ、４−ＲＯＭ、５・ ＲＡＭ、６−・・人出
カインターフエース。 なお、図中同一符号は同一または相当部分を示す。 代理人 葛 野 信 −
Claims (1)
- 【特許請求の範囲】 ＣＰＵおよびＲＯＭ 、ＲＡＭなどで構成されたバブル
メモリ装置内のコントローラによシバプルメモリデバイ
スが通常動作の前に必らずＲＯＭ。 ＲＡＭが正常に動作しているかどうかを検査してから通
常処理に入いることを特徴とした自己診断機能付バブル
メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195067A JPS5897192A (ja) | 1981-12-03 | 1981-12-03 | 自己診断機能付バブルメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195067A JPS5897192A (ja) | 1981-12-03 | 1981-12-03 | 自己診断機能付バブルメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897192A true JPS5897192A (ja) | 1983-06-09 |
Family
ID=16334999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195067A Pending JPS5897192A (ja) | 1981-12-03 | 1981-12-03 | 自己診断機能付バブルメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897192A (ja) |
-
1981
- 1981-12-03 JP JP56195067A patent/JPS5897192A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6222199B2 (ja) | ||
| JPS5897192A (ja) | 自己診断機能付バブルメモリ | |
| JPS6146864B2 (ja) | ||
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPH0546426A (ja) | 自己診断回路 | |
| JPS60251438A (ja) | 制御メモリ自己診断方式 | |
| JPS6167162A (ja) | メモリチエツク回路 | |
| JPS5847467Y2 (ja) | 情報取得回路 | |
| JPS6161427B2 (ja) | ||
| JPH02178862A (ja) | 情報処理装置 | |
| JPS6111802Y2 (ja) | ||
| JPS58219615A (ja) | プログラマブルコントロ−ラ | |
| JPS5938852A (ja) | 障害処理方式 | |
| JPH04145556A (ja) | ２重化メモリの監視方式 | |
| JP2605440B2 (ja) | データ処理装置 | |
| JPH0934801A (ja) | Ｆｉｆｏのポインタ制御異常検出方法 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPS61223569A (ja) | 制御基板の検査方法 | |
| JPH0377546B2 (ja) | ||
| JPH02123631U (ja) | ||
| JPH04352049A (ja) | Ｅ２ ｐｒｏｍ上プログラム試験方式 | |
| JPS63142448A (ja) | 読出し専用記憶装置のエラ−検出方式 | |
| JPH02105230A (ja) | 半導体集積回路 | |
| JPH02235161A (ja) | 初期値設定有無の検出方式 | |
| JPH04101253A (ja) | メモリのｅｃｃ回路の動作試験方式 |