JPH0551131B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、交流リレーの通電励磁状態を検出
し、アイソレータ回路を介してマイクロコンピユ
ータ利用の信号入力回路等に供給するための回路
に関するものである。

従来の技術 各種産業分野において、電気駆動される所定の
設備機械は種々の条件により駆動し、又はしや断
されるが、そのためには、通常、その設備機械を
通電制御する交流リレーと、この交流リレーを各
条件に対応して通電励磁する複数対の接点（リレ
ー接点、押ボタンスイツチ、リミツトスイツチ、
その他）を含む交流リレー回路が用いられる。例
えば、第８図において、RYは目的設備（図示せ
ず）をしや断するためのスイツチSWを有する交
流リレーであり、このリレーに直列接続され、か
つ互いに並列接続された複数対の接点のうち、接
点１は別の制御用リレーによるリレー接点、２は
押ボタンスイツチ接点、そして３はリミツトスイ
ツチであり、リレーRYはこれら接点のいずれか
が閉じられたとき、通電励磁され、スイツチSW
を開放もしくは閉接するものである。このような
回路において、何等かの条件において目的設備へ
の通電がしや断（又は開始）された場合、正確な
記録又は制御を行うためにはその条件が如何なる
ものか、すなわちどの接点によりリレーが通電励
磁されたこか知る必要がある。

そこで、第８図のような回路において、仕様
上、構造上等に余裕があり、最初から回路設計で
きる場合や既設の回路を変更できる場合には、第
９図に示すように、これらの接点１，２及び３を
連動−複数極（複数回路）接点とし、リレーRY
付勢用の主回路接点１ａ，２ａ及び３ａに対応す
る各副回路接点１ｂ，２ｂ及び３ｂを作動検出用
として、例えばマイクロコンピユータのインタフ
エイス回路に挿入し、主接点回路に対するアイソ
レータ機能をもつた回路を構成することができ
る。この場合、マイクロコンピユータ等の信号入
力回路は交流電源からのノイズにきわめて敏感で
あることに注意しなければならない。

発明が解決しようとする課題 しかしながら、第９図の回路においては、交流
リレーRYの励磁電流を直接検出するのではな
く、各副接点が閉動作すれば、当然リレー回路中
の主接点も閉成して交流リレーRYは通電励磁さ
れるであろうと想定した間接的検出方法に他なら
ない。したがつて、各条件スイツチの故障等によ
り主接点と副接点との連動関係が成立しない場合
には、交流リレーの通電励磁状態がマイクロコン
ピユータ等の信号入力回路に正確に伝達されない
という問題が生ずる。そのため、交流リレーRY
が厳密なシーケンス制御等を伴う装置の停止用リ
レーであり、各スイツチ接点が停止要因毎に配置
されている場合には、上記のような間接的方法で
はなく、この交流リレーRYの通電励磁そのもの
を直接検出すべきである。また、リレーの通電励
磁をマイクロコンピユータ等に伝達するに当た
り、初めから第９図のように二重接点方式が採用
できない仕様上、構造上の制約があり場合におい
ても、本来的にリレー通電励磁の直接検出が必要
である。

一方、交流リレーの通電励磁がどの接点による
ものかを直接検出する回路の構成にあたつては、
交流電源の電磁環境障害（EMI）の影響を受け
ることなく、その検出信号をデイジタル機器やマ
イクロコンピユータ応用機器に正確に伝達するも
のでなければならない。

本発明の目的は、交流リレーの通電励磁に寄与
したスイツチ接点（オン／オフ条件）を直接的、
かつ正確に、しかもそのリレー回路に影響を与え
ることなく検出するための回路を提供しようとす
るものである。

課題を解決するための手段 本発明は、上記の目的を達するに当たり、交流
リレーを通電励磁するための少くとも１回路のス
イツチ接点岐路を含む交流回路において、 前記交流リレーと直列に一つのスイツチ接点岐
路に挿入された第１のダイオードと、 前記交流リレーと並列に前記第１のダイオード
とは逆極性で接続された第２のダイオードと、 前記第１のダイオードの並列分路において同ダ
イオードと逆極性で通電するように接続されたア
イソレータ入力素子、及び 前記アイソレータ入力素子により駆動されて前
記交流リレーの通電状態を示すための信号出力を
発生する前記交流回路から電気的に分離されたア
イソレータ信号出力回路を備えたことを特徴とす
る交流リレーの励磁通電検出回路を構成したもの
である。

本発明はまた、前記アイソレータ信号出力回路
の出力信号に応答して実質上一定振幅の状態信号
を発生する処理回路を含む検出回路を構成したも
のである。

作 用 上記の基本構成によれば、交流電源の正（例え
ば、第１のダイオードの整流方向を“正”とす
る）の半波エネルギにより交流リレーの励磁を実
行し、交流リレーが第２のダイオードより短絡さ
れる負の半サイクルにおいてアイソレータ入力素
子が作動し、この作動状態が電気回路以外の物理
的手段によりアイソレータ信号出力回路に伝達さ
れ、リレーの通電が検出されることになる。この
場合、アイソレータ入力素子としては、発光ダイ
オードを用い、アイソレータ信号出力回路中には
前記発光ダイオードとフオトカプラをなすフオト
トランジスタを挿入すれば簡便、かつ効果的なア
イソレータシステムを構成することができる。ア
イソレータ信号出力回路から取り出される信号出
力は、交流回線４とは電気的に隔離されているた
め、EMIその他によるノイズの影響を受けるこ
となく制御回路等に伝達される。

また、アイソレータ信号出力回路に本発明の信
号処理回路を接続すれば、通電励磁の検出信号は
交流の半サイクル幅のパルス列でなく、一定振幅
で持続するため、極めて安定、かつ正確な検出出
力とすることができる。

実施例 第１図は本発明の基本構成を示すものであり、
リレーRY、スイツチ接点１，２及び３は第８図
に説明した従来のものと同様である。本発明にお
いては、リレーRYと各接点１，２および３との
間には検出用主回路、総括して５が挿入される。
検出用主回路５はリレーRYと対応するスイツチ
接点との間に直列に挿入されたダイオードＤ１
と、このダイオードＤ１の並列分路として接続さ
れたアイソレータ入力回路６と、このアイソレー
タ入力回路６より電流以外の信号で駆動されるア
イソレータ信号出力回路７、及びこの信号出力回
路７の信号出力を処理する信号処理回路８からな
つている。リレーRYには前記ダイオードＤ１と
逆極性でダイオードＤ２が並列接続される。リレ
ーRYと接点２及び３との間にそれぞれ接続され
た検出用主回路５ａ，５ｂも前記主回路５と同様
の回路構成を有する。

第２図は検出用主回路５の実施例を示すもの
で、アイソレータ入力回路６は発光ダイオード６
ａ及びこれに直列接続された電流制限抵抗Ｒ１か
らなり、アイソレータ信号出力回路７は前記発光
ダイオード６ａと、フオトカプラをなすフオトト
ランジスタ７ａと、これに信号用電源Vccからの
電圧を印加するために接続された抵抗Ｒ２とから
なり、このフオトトランジスタ７ａのコレクタが
信号処理回路８に接続されている。

上述した第２図の構成において、接点１が閉じ
ると、ダイオードＤ１の順方向を正の半周期とし
て、このとき、交流電源からは交流リレーRYに
ダイオードＤ１及び接点１を通じて電流が流れ、
同時に、リレーRYの並列ダイオードＤ２とアイ
ソレータ 入力素子としての発光ダイオード６ａには逆方向
電圧がかかり、電流が通じない。交流電源の極性
が反転する次の半周期においては、ダイオードＤ
１は逆方向となるが、ダイオードＤ２及び発光ダ
イオード６ａは順方向となり、発光ダイオード６
ａと電流制限抵抗Ｒ１の直列回路には、この半波
交流電圧が実質的に印加され、通電する。したが
つて、発光ダイオード６ａが発光してフオトトラ
ンジスタ７ａを駆動（照射）し、フオトトランジ
スタのコレクタ端子には第３図ａで示すような略
方形波信号が発生する。一方、この半周期におい
て、交流リレーRYは並列ダイオードＤ２により
短絡され、前の半周期で蓄積したエネルギを放
出・流通し、サージが抑制される。

すなわち、並列ダイオードＤ２がなければ、実
効的な負極性の半波電流が流れず、リレーRYは
実質上ダイオードＤ１による半波整流のみを受
け、負の半周期においてはこのリレーの励磁コイ
ルの吸引力がゼロとなつて、復帰力が作用し、次
の半周期で再動作するという、チヤタリング（唸
り）を生じる場合がる。しかしながら、本発明に
従つて交流リレーRYにダイオードＤ２が並列接
続されれば、この交流リレーが復帰するまでにサ
ージ電流がダイオードＤ２に回流してフライホイ
ール効果を生じ、この交流リレーの復帰時間を遅
らせ、そのまま次の正の半サイクルに移ることに
なる。

一般に、交流用リレーでは磁極の一部にくま取
りコイルを設け、ここで発生する磁束と主磁束と
の位相差を利用して吸引力を平均化しているた
め、これにより復帰時間の遅れも加わることにな
り、これらの総合的な効果により交流リレーは電
源から切り離される負の半周期においても保持状
態となる。一方、交流リレーRYの通電状態は交
流電源の負の半サイクル毎に発生するパルス列と
してフオトトランジスタ７ａのコレクタより信号
処理回路８に供給される。

信号処理回路８のアナログ方式による一実施例
は、第４図に示す通り、入力端子、すなわちフオ
トトランジスタ７ａのコレクタ端子Ｃに接続され
た、例えばCMOS系論理回路からなる入力側の
波形整形用シユミツトインバータ９と、このシユ
ミツトインバータ９の波形整形出力を積分するた
めの積分回路１０、この積分回路１０の出力をラ
ツチアツプ保護抵抗Ｒ５を介して受入れる出力側
波形整形回路としてシユミツトインバータ１１か
らなつている。積分回路はその入出力間に接続さ
れた抵抗Ｒ３と、この抵抗Ｒ３に並列接続された
抵抗Ｒ４及びダイオードＤ３の直列回路と、この
Ｒ３，Ｒ４及びＤ３からなる並列回路を充電抵抗
として接地電位との間に接続されたコンデンサＣ
１を含むものである。各回路定数は、ダイオード
Ｄ３の内部抵抗をrdとして rd≪R4及びR4≪R3 したがつて、（R4＋rd）≪R3 そして、充電時定数は、 τc＝（R4＋rd）・R3／（R4＋rd）＋R3・C1 ≒ R4・R3／R3・C1＝R4・C1 となる。この積分回路１０における入力が高レベ
ル電圧から低レベル電圧へと変化するコンデンサ
Ｃ１の放電時においては、ダイオードＤ３がカツ
トオフとなり、したがたつて、放電路にはＲ３の
みが存在することとなり、その放電時定数τdは
τd＝R3・C1となる。すなわち、τc≪τdとなり、
充電は相対的に小さい時定数により急速に行われ
れるが、放電は相対的に大きい時定数において緩
かに行われる回路網が形成される。したがつて、
第３図ｂに示す積分回路１０への入力信号波形
は、同図ｃに示すような波状の高レベルを有する
出力信号波形となる。この出力波形はラツチアツ
プ保護抵抗Ｒ５を介して出力側シユミツトインバ
ータ１１に供給され、第３図ｄに示すような負の
矩形波信号となる。これにより交流リレーRYの
所定のスイツチ接点による通電励磁がノイズと混
合されることなく安定な出力波形を検出すること
により識別される。

なお、ラツチアツプ保護抵抗Ｒ５は出力側波形
整形回路が例えば、LS−TTLなどの論理回路の
場合には不要である。また、このアナログ信号処
理回路においては充電時定数τc（第３図ｃ）が短
いため、接点１によりリレーRYの通電励磁を迅
速に検出し、かつ前記の通り積分回路１０による
平滑作用によりマイクロコンピユータ制御回路の
入力としてノイズ成分を排除した安定な出力を得
ることができる。なお、第５図に示すように、信
号処理回路８はアイソレータ信号出力回路のフオ
トトランジスタ７ａをエミツタフオロワとした場
合、積分回路１０においてダイオードＤ３の極性
を逆向きにした回路１０′とし、入出力側のシユ
ミツトインバータをこれに対応したもの９′，１
１′とすれば、放電時定数が充電時定数より小さ
い回路網となり、したがつて、第３図ｄとは極性
の反転した信号を取出すことができる。

第１図及び第２図における信号処理回路８をデ
イジタル方式とした好ましい実施例は第６図に示
されている。第６図の回路８′において入力側シ
ユミツトインバータ９は第４図のものと同様であ
るが、そのインバータ９の出力は再トリガ可能な
単安定マルチバイブレータ１２のトリガ入力Ｂに
供給される。この単安定マルチバイブレータのＡ
入力は、図示のようにVccレベル電圧に接続され
るか、又は接地電位に接続される。Ｑ出力が出力
側シユミツトインバータ１３に接続される。な
お、リセツトRD端子にはリセツト信号回路１４
が接続され、時定数端子“CX”、“RX”にはVcc
レベルと接地電位との間に接続されたコンデンサ
CX及び抵抗RXの直列回路におけるCXの両端に
それぞれ接続されている。この単安定マルチバイ
ブレータ１２の出力パルス幅twは、CX及びRX
の値により決定されるが、このパルス幅tw交流
電源周期より長い時間に設定することによりシユ
ミツトインバータ９に交流電源の１周期毎に次々
と入力されるパルス列が、このマルチバイブレー
タ１２を再トリガして出力パルス幅を延長し、そ
の間Ｑ出力をとだえさせることはない。したがつ
て、第７図ａの如きパルス入力は同図ｂの如き一
定振幅の持続信号となる。

上述したデイジタル信号処理回路によれば、ア
ナログ的な積分回路を使用しないため、出力側シ
ユミツトインバータ１３のスレツシホールド電圧
に達するまでの遅延時間がなく、第１図及び第２
図の接点１の開閉に対する遅れ時間が一層少ない
交流リレーの励磁通電を検出するアイソレータ回
路を構成することができる。

発明の効果 本発明は以上述べた通り、交流リレーの通電励
磁回路においてそれがどの接点により動作したか
を交流電源によるノイズの影響をアイソレーシヨ
ン機能により実質的に排除した状態で検出し、こ
の検出信号をマイクロコンピユータ等を用いた制
御回路の信号入力部に好ましく供給し得るもので
ある。実施例においては、アイソレータシステム
として発光ダイオード及びフオトトランジスタか
らなる光結合系を用いたが、これはLED−光
MOSFET型素子によつても同様に構成すること
ができる。

さらに、アナログ方式又はデイジタル方式によ
る信号処理回路は、制御機器への検出信号の供給
においてその信号の安定化という重要な役割を発
揮するが、場合によつては、これらの信号処理回
路を用いることなくアイソレータ信号回路の出力
を制御回路の入力として直接用いることも可能で
ある。

【図面の簡単な説明】

第１図は本発明の基本的実施例を示す回路略
図、第２図は基本的実施例の要部を示す回路図、
第３図ａ〜ｄは検出及び信号処理の各段階におけ
る波形を示す図、第４図はアナログ信号処理回路
の実施例を示す回路図、第５図はアナログ信号処
理回路の別の実施例を示す回路図、第６図はデイ
ジタル信号処理回路の実施例を示す回路図、第７
図ａ及びｂはデイジタル信号処理回路の入力部及
び出力部の信号波形を示す図、第８図は本発明の
回路を適用すべき従来のリレー通電回路を示す回
路図、第９図は従来の試みにおける通電回路検出
接点を備えたリレー通電回路を示す図である。 RY……交流リレー、１……リレー接点、２…
…押ボタンスイツチ接点、３……リミツトスイツ
チ、４……交流回路、５……検出用主回路、６…
…アイソレータ入力回路、６ａ……発光ダイオー
ド、７……アイソレータ信号出力回路、７ａ……
フオトトランジスタ、８……信号処理回路、９…
…入力側シユミツトインバータ、１０……積分回
路、１１，１３……出力側シユミツトインバー
タ、１２……再トリガ可能な単安定マルチバイブ
レータ、１４……リセツト信号回路。

Claims (1)

1. 【特許請求の範囲】 １ 交流リレーを通電励磁するための少くとも１
   回路のスイツチ接点岐路を含む交流回路におい
   て、 前記交流リレーと直列に一つのスイツチ接点岐
   路に挿入された第１のダイオードと、 前記交流リレーと並列に前記第１のダイオード
   とは逆極性で接続された第２のダイオードと、 前記第１のダイオードの並列分路において同ダ
   イオードと逆極性で通電するように接続されたア
   イソレータ入力素子、及び 前記アイソレータ入力素子により駆動されて前
   記交流リレーの通電状態を示すための信号出力を
   発生する前記交流回路から電気的に分離されたア
   イソレータ信号出力回路を備えたことを特徴とす
   る交流リレーの励磁通電を検出するアイソレータ
   回路。 ２ 前記アイソレータ信号出力回路の出力信号に
   応答して実質上一定振幅の状態信号を発生する処
   理回路を含むことを特徴とする請求項１記載の回
   路。