JPH0591491A - デイジタル信号伝送装置 - Google Patents

Abstract

(57)【要約】 【目的】 ビデオ信号に所定チャンネル数のディジタル
データ信号を時分割多重信号として重畳して伝送するに
際し、該ビデオ信号のフィ−ルド或いはフレ−ムの途中
でチャネル数が変更されても、ノイズが発生しないよう
にする。 【構成】 受信信号はシリアル／パラレル変換回路１、
オーディオ／ビデオ分離回路５、３サンプル合成回路６
で処理され、所定チャンネル数のディジタルオーディオ
信号が時分割多重された間歇的な時分割多重信号が得ら
れる。該時分割多重信号はメモリコントロール回路４で
制御されるメモリ７で時間軸伸長され、オーディオデー
タ処理回路８に供給される。このオーディオデータ処理
回路８は、該時分割多重信号のチャンネル数が変化する
と、これを検出し、直ちにメモリコントロール回路４を
制御してメモリ７の読出し周波数を新たなチャンネル数
に応じたものとする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルオ−ディオ
デ−タ等のディジタルデ−タをディジタルビデオ信号に
重畳しシリアルデ−タに変換して伝送する装置に係り、
特に、複数チャネルのディジタルオ−ディオデ−タをデ
ィジタルビデオ信号とともに伝送するのに好適なディジ
タル信号伝送装置に関する。

【０００２】

【従来の技術】ディジタルデ−タを１ビット単位のシリ
アルデ−タに変換して伝送する方式については、従来、
例えばＡＥＳ（オ−ディオ・エンジニアリング・ソサイ
アティ）からディジタル・オ−ディオ・シリアルインタ
フェ−ス規格が提案されている。この規格は、２０ビッ
トのディジタルオ−ディオ信号に冗長ビットを付加して
３２ビットとし、最下位ビット側から１ビット単位でシ
リアルデータ伝送するようにしたものである。これによ
ると、２チャネルのディジタルオ−ディオ信号を１本の
伝送路で伝送することができる。

【０００３】ところで、近年では、ディジタルＶＴＲが
開発されたことにも影響されて、最大４チャネルのディ
ジタルオ−ディオ信号の時分割多重信号が重畳されたデ
ィジタルビデオ信号をシリアルデータ伝送するシリアル
・ディジタル・インタフェ−ス規格がＳＭＰＴＥ（ソサ
イアティ・オブ・モ−ションピクチャ−・アンド・テレ
ビジョンエンジニアズ）から提案されている。これは、
ディジタルビデオ信号の水平及び垂直同期エリアにディ
ジタルオ−ディオ信号の時分割多重信号を間欠的に挿入
してシリアルデ−タ伝送する方式である。これによる
と、ディジタルビデオ信号と最大４チャネルのディジタ
ルオ−ディオ信号とを１本の伝送路で伝送することが可
能となる。

【０００４】

【発明が解決しようとする課題】上記したようなシリア
ルインタフェ−ス方式では、通常、受信されたシリアル
デ−タがパラレルデ−タに変換され、しかる後、このパ
ラレルデータからディジタルオ−ディオデ−タが分離抽
出される。そして、この抽出されたディジタルオ−ディ
オデ−タは、間欠的なデータであるので、時間軸処理さ
れて時間軸上で連続した信号となる。この時間軸処理
は、例えば、上記のパラレルデ−タでのディジタルビデ
オ信号のサンプル周波数で、上記のディジタルオ−ディ
オデ−タがメモリにフィ−ルド或いはフレ−ム単位（１
フィ−ルド或いは１フレ−ム毎にメモリアドレスのリセ
ットを行なう）で書き込こまれ、受信された上記のディ
ジタルオ−ディオデ−タのチャネル数ｎに応じた周波数
で、メモリからフィ−ルド或いはフレ−ム単位で読み出
されることにより、行なわれる。このような処理による
と、任意のチャネル数のディジタルオ−ディオ信号が伝
送可能である。

【０００５】ところで、伝送の途中でディジタルオーデ
イオ信号のチャンネル数が変更されることもある。この
ような変更がメモリの書込み単位であるフィールド或い
はフレームの区切で行なわれるならば、メモリの読出し
リセットに同期してメモリの読出しクロツクの周波数を
新たなディジタルオーディオ信号のチャンネル数に応じ
て変更することができ、これにより、各チャンネルにデ
ータの過不足がなく、また、元のデータ列でディジタル
オーディオ信号の時分割多重信号が得られる。

【０００６】しかし、ディジタルオ−ディオ信号のチャ
ネル数の変更がフィ−ルド或いはフレ−ムの途中である
場合には、このチャネル数の変更時点で上記のようなメ
モリの読出しクロツクの周波数の変更ができないため、
そのフィ−ルド或いはフレ−ム内では、ディジタルオ−
ディオ信号のチャネル数の変更後も、変更前のチャネル
数に応じた周波数の読出しクロツクでメモリからディジ
タルオーディオ信号が読み出されることになる。従っ
て、この期間に読み出された各ディジタルオーディオ信
号のサンプル周波数は元のものと異なっており、この部
分がデイジタル／アナログ変換されるときには、デ−タ
の過不足が生じてノイズが発生することになる。

【０００７】本発明の目的は、かかる問題を解消し、フ
ィ−ルド或いはフレ−ムの途中でディジタルデ−タのチ
ャネル数が変更されても、ノイズの発生を防止すること
ができるようにしたディジタル信号伝送装置を提供する
ことにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、ｎチャネル（ｎ≧１）の互いに異なるデ
ィジタルデータ信号を時分割多重し、一個の連続したデ
ィジタルデ−タ列にする第１の手段と、該ディジタルデ
−タ列をディジタルビデオ信号の水平或いは垂直同期信
号の周期毎に区分し、各区分のディジタルデータを時間
軸圧縮して間欠時分割多重信号とし、該ディジタルビデ
オ信号の水平或いは垂直同期の所定エリアに挿入して該
間欠時分割多重信号を該ディジタルビデオ信号に時間軸
多重する第２の手段と、該間欠時分割多重信号が時間軸
多重された該ディジタルビデオ信号を１ビット単位のシ
リアルデ−タに変換して伝送する第３の手段と、該シリ
アルデータを受信する第４の手段と、受信された該シリ
アルデ−タをパラレルデ−タに変換して該ディジタルビ
デオ信号を再構成する第５の手段と、再構成された該デ
ィジタルビデオ信号から該間欠時分割多重信号を分離抽
出して順次書き込み、時間軸伸長してディジタルデータ
列として読み出す第６の手段と、該メモリ手段から読み
出された該ディジタルデ−タ列での前記ディジタルデー
タ信号のチャンネル数ｎを常時検出し、該メモリの読出
し周波数を検出された該チャンネル数ｎに応じた周波数
に設定する第７の手段とから構成される。

【０００９】

【作用】送信系では、ｎチャンネルのディジタルデータ
信号が時分割多重されてディジタルビデオ信号に合うよ
うに間歇時分割多重信号とされ、該間歇時分割多重信号
が該ディジタルビデオ信号に時間軸多重されて伝送され
る。

【００１０】受信系では、受信された該デイジタルビデ
オ信号から該間歇時分割多重信号が分離され、上記第６
の手段での書込み、読出しによって元の時間軸の時分割
多重信号を得るようにするものであるが、この第６の手
段での読出しが上記第７の手段によって制御される。こ
の第７の手段は、この第６の手段から読み出される時分
割多重信号のチャンネル数を常時検出しており、この検
出チャンネル数に応じた周波数で第６の読出しを行なわ
せる。従って、この時分割多重信号のチャンネル数が変
化すると、これに応じて第６の読出し周波数も変化し、
このチャンネル数の時分割多重信号の全てのディジタル
データが所定の正しいサンプル周波数で第６の手段から
読み出される。

【００１１】

【実施例】以下、本発明の実施例を図面によって説明す
る。図１、図２は本発明によるディジタル信号伝送装置
の一実施例を示すブロック図であるが、まず、図２によ
り、その送信系について説明する。但し、同図におい
て、１０は同期検出回路、１１はタイミング発生回路、
１２、１３はデータセレクタ、１４は分割処理回路、１
５は時間軸処理回路、１６はパラレル／シリアル変換回
路、１７はラインドライブ回路、１６０、１７０、１８
０、１９０、２００と入力端子、２１０は出力端子であ
る。

【００１２】図２において、ここでは、ディジタルビデ
オ信号に多重されて伝送されるディジタルオーディオ信
号の最大チャンネル数は４チャンネルとする。入力端子
１６０からはビット数ｎ２のパラレルディジタルビデオ
信号が入力され、入力端子１７０、１８０、１９０、２
００から夫々チャネル１（ＣＨ１）、チャネル２（ＣＨ
２）、チャネル３（ＣＨ３）、チャネル４（ＣＨ４）の
パラレルディジタルオーディオ信号が入力される。これ
らディジタルオーディオ信号のビット数はｎ２とする。

【００１３】入力端子１６０から入力されたパラレルデ
ィジタルビデオ信号は同期検出回路１０とデ−タセレク
タ回路１２とに供給される。同期検出回路１０では、供
給されたディジタルビデオ信号から水平同期信号と垂直
同期信号とが検出され、これらよってフレ−ム周期のフ
レ−ムパルス信号（図４（ａ））とライン周期のライン
パルス信号（図４（ｂ））とが生成されて出力される。
これらフレ−ムパルス信号とラインパルス信号はタイミ
ング発生回路１１に供給される。

【００１４】タイミング発生回路１１は、これらフレ−
ムパルス信号とラインパルス信号により、入力端子１７
０、１８０、１９０、２００夫々から入力される各チャ
ンネルのディジタルオーディオ信号（ここでは、チャネ
ル１（ＣＨ１）、チャネル２（ＣＨ２）、チャネル３
（ＣＨ３）、チャネル４（ＣＨ４）の４つのディジタル
オーディオ信号が入力されているものとする）の１つを
指定するチャネル指定信号ＣＨＭ、ＣＨＬを形成して出
力する。チャネル指定信号ＣＨＭはこれらディジタルオ
ーディオ信号のサンプル周波数ＦＳに等しい周波数の信
号であり、チャネル指定信号ＣＨＬはこれらディジタル
オーディオ信号のサンプル周波数ＦＳの１／２倍の周波
数の信号である。これらチャンネル指示信号ＣＨＭ、Ｃ
ＨＬのレベル（ＨＩＧＨレベル“Ｈ”、ＬＯＷレベル
“Ｌ”）に応じて、次のようにディジタルオーディオ信
号のチャンネルが指示される。 ＣＨＭ：“Ｌ”、ＣＨＬ：“Ｌ”のとき、チャネル１
（ＣＨ１） ＣＨＭ：“Ｌ”、ＣＨＬ：“Ｈ”のとき、チャネル２
（ＣＨ２） ＣＨＭ：“Ｈ”、ＣＨＬ：“Ｌ”のとき、チャネル３
（ＣＨ３） ＣＨＭ：“Ｈ”、ＣＨＬ：“Ｈ”のとき、チャネル４
（ＣＨ４）。

【００１５】タイミング発生回路１１は、また、同期検
出回路１０からのフレ−ムパルス信号とラインパルス信
号により、時間軸処理回路１５におけるメモリの書込み
リセット信号ＲＳＴ−Ｗ（図４（ｃ））、読出しリセッ
ト信号ＲＳＴ−Ｒ（図４（ｄ））、及びディジタルビデ
オ信号の水平同期期間内の時間軸圧縮されたディジタル
オ−ディオ信号が挿入されるべきエリアを示す挿入エリ
ア指示信号ＳＥＬ１（図３（ｇ））を形成する。書込み
リセット信号ＲＳＴ−Ｗ、読出しリセット信号ＲＳＴ−
Ｒは時間軸処理回路１５に供給され、挿入エリア指示信
号ＳＥＬ１はデ−タセレクタ１２と時間軸処理回路１５
と供給される。

【００１６】入力端子１７０、１８０、１９０、２００
から入力される各チャンネルのディジタルオ−ディオ信
号のサンプリングクロツクは周波数がＦＳと等しく、位
相が同期しており、デ−タセレクタ１３は、タイミイン
グ発生回路１１からのチャネル指定信号ＣＨＭ、ＣＨＬ
により、サンプル周波数ＦＳの４倍の周波数で、図３
（ａ）、（ｂ）、（ｃ）に示すように、チャネル１、
２、３、４の順に繰り返しデイジタルオーディオ信号を
選択し、これらチャネル１、２、３、４のデイジタルオ
ーディオ信号がサンプルデータ単位で時分割多重された
時分割多重信号を形成する。この時分割多重信号では、
１／ＦＳの周期毎にチャネル１、２、３、４のデイジタ
ルオーディオ信号のサンプリングデータが１つずつ配列
される。この時分割多重信号はタイミング発生回路１１
からのチャネル指定信号ＣＨＭ、ＣＨＬが付加され、ビ
ット数（ｎ１＋２）の時分割多重信号ＡＵＤ１（図３
（ｃ））として分割処理回路１４に供給される。

【００１７】分割処理回路１４では、かかる時分割多重
信号ＡＵＤ１にパリティビットなどの冗長ビットが付加
されて、入力端子１６０から入力されるディジタルビデ
オ信号のビット数ｎ２の整数倍のビット数とされ、しか
る後、各サンプルデータがこのディジタルビデオ信号の
ビット数ｎ２ずつに分割される。図３（ｄ）はこのよう
にして得られた時分割多重信号ＡＵＤ２を示すが、ここ
では、冗長ビットを付加された時分割多重信号ＡＵＤ１
のビット数はディジタルビデオ信号のビット数ｎ２の３
倍としており、かかる時分割多重信号ＡＵＤ１の各サン
プルデータを３つに分割する場合を示している。このよ
うにしてディジタルビデオ信号に等しいビット数ｎ２の
時分割多重信号ＡＵＤ２が得られる。

【００１８】分割処理回路１４から出力されるかかる時
分割多重信号ＡＵＤ２（図３（ｄ））は時間軸処理回路
１５に供給される。時間軸処理回路１５は、例えば、メ
モリで構成されており、タイミング発生回路１１からの
書込みリセット信号ＲＳＴ−Ｗに基づいてメモリへの時
分割多重信号ＡＵＤ２の書込みを開始し、同じくタイミ
ング発生回路１１からの読出しリセット信号ＲＳＴ−Ｒ
に基づいてメモリからの時分割多重信号ＡＵＤ２の読出
しを開始する。この場合、書込みリセット信号ＲＳＴ−
Ｗはディジタルオ−ディオ信号のサンプル周波数ＦＳに
同期しており、時分割多重信号ＡＵＤ２におけるチャネ
ル１（ＣＨ１）のディジタルオ−ディオ信号のサンプル
デ−タから順にこのサンプル周波数ＦＳの１２倍の周波
数でメモリに書き込まれる。そして、ディジタルビデオ
信号のサンプル周波数Ｖｃｋに同期し、例えば書込みリ
セット信号ＲＳＴ−Ｗに対して１ライン分遅延れた読出
しリセット信号ＲＳＴ−Ｒのタイミングを時間基準とし
て、タイミング発生回路１１から出力される挿入エリア
指示信号信号ＳＥＬ１の“Ｈ”期間、ディジタルビデオ
信号のサンプル周波数Ｖｃｋと同じ周波数でメモリから
ほぼ１ライン分の時分割多重信号を読み出す。つまり、
このメモリには順次時分割多重信号ＡＵＤ２が書き込ま
れるが、挿入エリア指示信号信号ＳＥＬ１の“Ｈ”期間
毎にディジタルビデオ信号のサンプル周波数Ｖｃｋと同
じ周波数でほぼ１ライン分のビツト数ｎ２のサンプルデ
ータずつ時分割多重信号の読出しが行なわれる。これに
より、時分割多重信号ＡＵＤ２のほぼ１ライン分ずつの
サンプルデータは順次挿入エリア指示信号ＳＥＬ１の
“Ｈ”期間が指示する入力ディジタルビデオ信号の水平
同期エリアの所定期間内に時間軸圧縮され、このように
時間軸圧縮されて間欠的となった時分割多重信号（間欠
時分割多重信号）ＡＵＤ３が得られる。図３（ｅ）はこ
の間欠時分割多重信号ＡＵＤ３の一部を示している。

【００１９】時間軸処理回路１５から出力される間欠時
分割多重信号ＡＵＤ３はデ−タセレクタ１２に供給され
る。このデ−タセレクタ１２は、通常、入力端子１６０
からの入力ディジタルビデオ信号を選択して出力してい
るが、タイミング発生回路１１からの出力挿入エリア指
示信号ＳＥＬ１が“Ｈ”になると、時間軸処理回路１５
からの間欠時分割多重信号ＡＵＤ３を選択して出力す
る。これにより、間欠時分割多重信号ＡＵＤ３は入力デ
ィジタルビデオ信号の水平同期エリアの挿入エリア指示
信号ＳＥＬ１で指示される所定期間内に挿入され、図３
（ｈ）に示すように、入力ディジタルビデオ信号に時分
割多重信号が挿入された多重信号ＤＡＴＡが得られる。

【００２０】この出力多重信号ＤＡＴＡは、パラレル／
シリアル変換回路１６に供給され、ビツト数ｎ２の各サ
ンプルデータが例えば最下位ビットから１ビット単位で
出力されるシリアルデ−タに変換され、ラインドライブ
回路１７を介して出力端子２１０から出力されて伝送さ
れる。この場合、このシリアルデータのビット周波数は
ｎ２×Ｖｃｋである。

【００２１】次に、図１により、この実施例の受信系に
ついて説明する。但し、同図において、１はシリアル／
パラレル変換回路、２は同期検出回路、３はタイミング
発生回路、４はメモリコントロール回路、５はオーディ
オ／ビデオ分離回路、６は３サンプル合成回路、７はメ
モリ、８はオーディオデータ処理回路、９はオーディオ
チャンネル分割回路、１００は入力端子、１１０、１２
０、１３０、１４０、１５０は出力端子である。

【００２２】図１において、入力端子１００から入力さ
れる受信シリアルデ−タはシリアル／パラレル変換回路
１に供給され、図２のデ−タセレクタ１２で得られるデ
ィジタルビデオ信号とディジタルオーディオ信号とが時
分割多重されてなるビット数ｎ２の多重信号ＤＡＴＡ
（図３（ｈ））に相当するパラレルの多重信号ＤＡＴＡ
´が形成される。この多重信号ＤＡＴＡ´はオ−ディオ
／ビデオ分離回路５と同期検出回路２とに供給される。

【００２３】同期検出回路２は多重信号ＤＡＴＡ´から
水平、垂直同期信号を検出し、タイミング発生回路３に
供給する。タイミング発生回路３は、これら水平、垂直
同期信号に基づいて、ディジタルオ−ディオデータのサ
ンプル周波数ＦＳに等しい周波数の信号（以下、ＦＳ信
号という）、このＦＳ信号の２倍の周波数の信号（以
下、２ＦＳ信号という）、このＦＳ信号の４倍の周波数
の信号（以下、４ＦＳ信号という）、この４ＦＳ信号の
整数倍の周波数の読出しクロックＡｃｋ、及び図２のタ
イミング発生回路１１で生成される上記挿入エリア指示
信号ＳＥＬ１に相当し、シリアル／パラレル変換回路１
から出力される多重信号ＤＡＴＡ´でのディジタルオー
ディオ信号等の間欠時分割多重信号の挿入期間を指示す
る挿入エリア指示信号ＳＥＬ１´を生成する。ＦＳ信
号、２ＦＳ信号、４ＦＳ信号及び読出しクロックＡｃｋ
はメモリコントロ−ル回路４に供給され、また、４ＦＳ
信号はオ−ディオデ−タ処理回路８に、挿入エリア指示
信号ＳＥＬ１´はオーディオ／ビデオ分離回路５に夫々
供給される。

【００２４】オーディオ／ビデオ分離回路５では、挿入
エリア指示信号ＳＥＬ１´により、シリアル／パラレル
変換回路１からの多重信号ＤＡＴＡ´からサンプル周波
数がＶｃｋでビット数ｎ２のディジタルビデオ信号と同
じくサンプル周波数がＶｃｋでビット数ｎ２の間欠時分
割多重信号とに分離される。このとき、ディジタルビデ
オ信号では、間欠時分割多重信号が挿入されていたエリ
アに元のデ−タ（ここでは、この挿入エリアは水平同期
信号内のエリアであるから、そのエリアに水平同期信号
のレベルのデ−タ）が置き換えされる。このディジタル
ビデオ信号は出力端子１１０から外部に出力される。

【００２５】一方、オーディオ／ビデオ分離回路５で分
離された間欠時分割多重信号は３サンプル合成回路６に
供給され、ビット数ｎ２のサンプルデータを３つずつ合
成してビット数が元の（ｎ１＋２）でサンプル周波数が
Ｖｃｋ／３の間欠時分割多重信号が形成される。この３
サンプル合成回路６からの出力される間欠時分割多重信
号はメモリ７で時間軸処理され、図２の分割処理回路１
４に入力される時分割多重信号ＡＵＤ１と同様のビット
数（ｎ１＋２）の時間軸上で連続した時分割多重信号が
得られるが、以下、この時間軸処理動作について説明す
る。

【００２６】即ち、メモリコントロール回路４により、
タイミング発生回路３で上記のように生成されたＦＳ信
号、２ＦＳ信号、４ＦＳ信号、読出しクロックＡｃｋと
オーディオデータ処理回路８で後述するようにして形成
されるイネーブルゲート信号ＧＰとから書込みイネーブ
ル信号ＲＥが形成される。この読出しイネーブル信号Ｒ
Ｅは、“Ｈ”のとき、メモリ７を読出しモードとする。

【００２７】メモリ７においては、同期検出回路２で検
出されるフレ−ムパルス信号とラインパルス信号とに基
づいて、周波数Ｖｃｋ／３（但し、Ｖｃｋはディジタル
ビデオ信号のサンプル周波数）の信号に同期した１フレ
−ム周期の書込みリセット信号ＲＳＴ−Ｗ´が形成さ
れ、これによって書込みが開始し、かつ３サンプル合成
回路６からのサンプル周波数Ｖｃｋ／３、ビット数（ｎ
１＋２）の間欠時分割多重信号のサンプルデ−タに同期
した周波数Ｖｃｋ／３の書込みクロツクにより、タイミ
ング発生回路３から出力される挿入エリア指示信号ＳＥ
Ｌ１´の“Ｈ”期間、３サンプル合成回路６からの間欠
時分割多重信号を書き込む。そして、メモリコントロー
ル回路４からの読出しイネーブル信号ＲＥの“Ｈ”期間
にタイミングが一致する読出しクロックＡｃｋでメモリ
７からの書き込まれた間欠時分割多重信号のサンプルデ
ータの読出しが行なわれる。読み出されたサンプルデー
タは、次のサンプルデータが読み出されるまでラッチ回
路等によって保持され、オーディオデータ処理回路８に
供給される。この読出しは同期検出回路２で検出される
フレ−ムパルス信号とラインパルス信号とに基づいて形
成される読出しリセット信号ＲＳＴ−Ｒ´によって開始
し、この読出しリセット信号ＲＳＴ−Ｒ´は上記のＦＳ
信号に同期している。

【００２８】図４において、同図（ａ）、（ｂ）を夫々
同期検出回路２で検出されるフレ−ムパルス信号とライ
ンパルス信号とすると、同図（ｅ）は書込みリセット信
号ＲＳＴ−Ｗ´、同図（ｆ）は読出しリセット信号ＲＳ
Ｔ−Ｒ´である。

【００２９】ここで、読出しクロックＡｃｋの周波数
は、上記のように、４ＦＳ信号の周波数の整数倍である
が、読出しイネーブル信号ＲＥの“Ｈ”期間の周波数
は、後に明らかになるが、時分割多重信号でのディジタ
ルオーディオ信号が４チャンネルである場合、周波数Ｆ
Ｓの４倍であり、従って、メモリ７から出力される時分
割多重信号のサンプル周波数は４ＦＳである。即ち、デ
ィジタルビデオ信号の水平同期信号期間に挿入されてい
た１ライン分のサンプルデータは、そのサンプル周波数
がＶｃｋ／３から４ＦＳに変換される。このため、メモ
リ７から出力される時分割多重信号は図２の分割処理回
路１４に供給されるサンプル周波数４ＦＳ、ビツト数
（ｎ１＋２）の時分割多重信号ＡＵＤ１と同じものとな
る。

【００３０】メモリ７から出力される時分割多重信号は
オーディオデータ処理回路８に供給される。このオーデ
ィオデータ処理回路８は、供給される時分割多重信号で
のディジタルオーディオ信号のチャンネル数を判定し、
この判定結果に応じたイネーブルゲート信号ＧＰを形成
してメモリコントロール回路４に送り、読出しイネーブ
ル信号ＲＥの周波数をこのディジタルオーディオ信号の
チャンネル数に応じて制御し、このチャンネル数に変化
があってもメモリ７から各チャンネルのディジタルデー
タが正しく読み出されるようにする。

【００３１】オーディオデータ処理回路８から出力され
る後述の時分割多重信号ＡＵＤ２´はオーディオチヤン
ネル分離回路９に供給され、それに付加されているチャ
ンネル指示信号ＣＨＭ、ＣＨＬにより、ディジタルオー
ディオデータがチャンネル毎に分離され、夫々のチャン
ネルのサンプル周波数ＦＳ、ビット数ｎ１のディジタル
オーディオ信号が別々に得られる。そして、チャネル１
（ＣＨ１）のディジタルオーディオ信号は出力端子１２
０から、チャネル２（ＣＨ２）のディジタルオーディオ
信号は出力端子１３０から、チャネル３（ＣＨ３）のデ
ィジタルオーディオ信号は出力端子１４０から、チャネ
ル４（ＣＨ４）のディジタルオーディオ信号出力端子１
５０から夫々出力される。

【００３２】次に、図５により、図１におけるメモリコ
ントロール回路４、オーディオデータ処理回路８の一具
体例について説明する。但し、１８はチャンネルパルス
生成回路、１９はイネーブル信号選択回路、２０、２１
はラッチ回路、２２〜２４は遅延回路、２５〜２７はチ
ャンネル比較回路、２８はイネーブルゲート信号生成回
路、２９はラツチパルス生成回路、２２０、２３０、２
４０、２５０、２６０は入力端子、２７０、２８０は出
力端子であり、図１に対応する部分には同一符号を付け
ている。

【００３３】まず、受信された時分割多重信号のチャン
ネル数が変化せず、しかも、このチャンネル数が４チャ
ンネルである場合について、図６により、この具体例の
動作を説明する。

【００３４】図１のタイミング発生回路３からの夫々図
６（ａ）、（ｂ）、（ｃ）で示すＦＳ信号、２ＦＳ信
号、４ＦＳ信号が入力端子２２０、２３０、２４０から
入力され、また、同じくこのタイミング発生回路３から
の４ＦＳ信号の整数倍の周波数の読出しクロックＡｃｋ
が入力端子２５０から入力されて、夫々チャンネルパル
ス生成回路１８に供給される。チャネルパルス生成回路
１８では、ＦＳ信号と２ＦＳ信号とが同時に“Ｌ”であ
るとき、４ＦＳ信号の立上りエッジに位相同期した
“Ｈ”のエッジパルスＥＮ１（図６（ｄ））が生成さ
れ、以下、ＦＳ信号が“Ｌ”、２ＦＳ信号が“Ｈ”であ
るとき、４ＦＳ信号の立上りエッジに位相同期した
“Ｈ”のエッジパルスＥＮ２（図６（ｅ））が、ＦＳ信
号が“Ｈ”、２ＦＳ信号が“Ｌ”であるとき、４ＦＳ信
号の立上りエッジに位相同期した“Ｈ”のエッジパルス
ＥＮ３（図６（ｆ））が、ＦＳ信号と２ＦＳ信号とが同
時に“Ｈ”であるとき、４ＦＳ信号の立上りエッジに位
相同期した“Ｈ”のエッジパルスＥＮ４（図６（ｇ））
が夫々生成される。これらエッジパルスＥＮ１、ＥＮ
２、ＥＮ３、ＥＮ４は読出しクロックＡｃｋの１周期よ
りも長くて２周期より短いパルス幅のパルスであって、
夫々イネーブル信号選択回路１９に供給される。

【００３５】イネーブル信号選択回路１９は、イネ−ブ
ルゲ−ト信号生成回路２８から出力されるイネーブルゲ
ート信号ＧＰが“Ｌ”であるとき、エッジパルスＥＮ
１、ＥＮ２、ＥＮ３、ＥＮ４の１つを選択し、“Ｈ”の
読出しイネーブル信号ＲＥとして出力端子２７０からメ
モリ７（図１）に供給する。メモリ７では、上記のよう
に、読出しイネーブル信号ＲＥが“Ｈ”のときの読出し
クロックＡｃｋにより、時分割多重信号のビット数（ｎ
１＋２）のサンプルデ−タが読み出される。

【００３６】なお、以下に説明するように、オーディオ
データ処理回路８でのイネーブルゲート信号生成回路２
８は、この時分割多重信号でのディジタルオ−ディオデ
−タ信号のチャンネル数が４チャンネルであるとき、イ
ネーブル信号選択回路１９がエッジパルスＥＮ１、ＥＮ
２、ＥＮ３、ＥＮ４の全てを順番に選択するようなイネ
ーブルゲート信号ＧＰを生成する。

【００３７】一方、オーディオデータ処理回路８におい
ては、メモリ７（図１）から読み出されたビット数（ｎ
１＋２）の時分割多重信号が入力端子２６０からラッチ
回路２０に供給され、また、この時分割多重信号に付加
されているチャネル指示信号ＣＨＭ、ＣＨＬは、チャン
ネル比較回路２５、２６、２７に供給されるとともに、
遅延回路２２、２３、２４で順次４ＦＳ信号の１周期に
相当する時間ずつ遅延される。

【００３８】遅延回路２２から出力される４ＦＳ信号の
１周期に相当する時間遅延された遅延チャンネル指示信
号ＣＨＭ１、ＣＨＬ１は、チャンネル比較回路２５で入
力チャンネル指示信号ＣＨＭ、ＣＨＬと比較され、遅延
チャンネル指示信号ＣＨＭ１と入力チャンネル指示信号
ＣＨＭ、遅延チャンネル指示信号ＣＨＬ１と入力チャン
ネル指示信号ＣＨＬが夫々共に一致するとき“Ｈ”とな
り、少なくともこれらの一方が不一致のとき“Ｌ”とな
る比較出力ＣＯＭＰ１を発生する。同様にして、遅延回
路２３から出力される４ＦＳ信号の２周期に相当する時
間遅延された遅延チャンネル指示信号ＣＨＭ２、ＣＨＬ
２は、チャンネル比較回路２６で入力チャンネル指示信
号ＣＨＭ、ＣＨＬと比較され、遅延チャンネル指示信号
ＣＨＭ２と入力チャンネル指示信号ＣＨＭ、遅延チャン
ネル指示信号ＣＨＬ２と入力チャンネル指示信号ＣＨＬ
が夫々共に一致するとき“Ｈ”となり、少なくともこれ
らの一方が不一致のとき“Ｌ”となる比較出力ＣＯＭＰ
２を発生する。遅延回路２４から出力される４ＦＳ信号
の３周期に相当する時間遅延された遅延チャンネル指示
信号ＣＨＭ３、ＣＨＬ３は、チャンネル比較回路２７で
入力チャンネル指示信号ＣＨＭ、ＣＨＬと比較され、遅
延チャンネル指示信号ＣＨＭ３と入力チャンネル指示信
号ＣＨＭ、遅延チャンネル指示信号ＣＨＬ３と入力チャ
ンネル指示信号ＣＨＬが夫々共に一致するとき“Ｈ”と
なり、少なくともこれらの一方が不一致のとき“Ｌ”と
なる比較出力ＣＯＭＰ３を発生する。

【００３９】なお、チャンネル比較回路２５はＦＳ信号
が“Ｌ”、２ＦＳ信号が“Ｈ”である期間内の４ＦＳ信
号が“Ｈ”の期間比較動作を行ない、チャンネル比較回
路２６はＦＳ信号が“Ｈ”、２ＦＳ信号が“Ｌ”である
期間内の４ＦＳ信号が“Ｈ”の期間比較動作を行ない、
チャンネル比較回路２７はＦＳ信号、２ＦＳ信号がとも
に“Ｈ”である期間内の４ＦＳ信号が“Ｈ”の期間比較
動作を行なう。従って、これらチャンネル比較回路２
５、２６、２７は順次４ＦＳ信号の周期分ずつずれて比
較動作を行なうことになる。

【００４０】そこで、チャンネル比較回路２５の比較出
力ＣＯＭＰ１が“Ｈ”となるということは、入力端子２
６０から入力される時分割多重信号において、そのサン
プルデータとこれに続くサンプルデータとが同じチャン
ネルのサンプルデータであることを表わしている。同様
にして、チャンネル比較回路２６の比較出力ＣＯＭＰ２
が“Ｈ”となるということは、入力端子２６０から入力
される時分割多重信号において、そのサンプルデータと
これより１つ置いたサンプルデータとが同じチャンネル
のサンプルデータであることを表わしており、チャンネ
ル比較回路２７の比較出力ＣＯＭＰ３が“Ｈ”となると
いうことは、入力端子２６０から入力される時分割多重
信号において、そのサンプルデータとこれより２つ置い
たサンプルデータとが同じチャンネルのサンプルデータ
であることを表わしている。入力端子２６０から入力さ
れる時分割多重信号でのディジタルオーディオ信号のチ
ャンネル数が４チャンネルであるときには、４ＦＳ信号
の１周期に相当する時間はこの時分割多重信号でのディ
ジタルデータのサンプル周期に等しいから、図６（ｈ）
に示すように、これらチャンネル比較回路２５、２６、
２７の比較出力ＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３が
全て“Ｌ”となる。

【００４１】チャネル比較回路２５、２６、２７の比較
出力ＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３はイネ−ブル
ゲ−ト信号生成回路２８に供給される。イネ−ブルゲ−
ト信号生成回路２８は、これら比較出力ＣＯＭＰ１、Ｃ
ＯＭＰ２、ＣＯＭＰ３が全て“Ｌ”のとき“Ｌ”、それ
以外のとき“Ｈ”となるイネ−ブルゲ−ト信号ＧＰを発
生し、イネ−ブル信号選択回路１９とラッチパルス生成
回路２９に供給する。イネ−ブル信号選択回路１９で
は、このイネーブルゲート信号ＧＰの“Ｌ”期間にチャ
ネルパルス生成回路１８から出力されるエッジパルスＥ
Ｎ１、ＥＮ２、ＥＮ３、ＥＮ４が選択され、書込みイネ
ーブル信号ＲＥとして出力端子２７０から図１のメモリ
７に供給される。

【００４２】入力端子２６０から入力される時分割多重
信号でのディジタルオーディオ信号のチャンネル数が４
チャンネルであるときには、上記のことから、イネ−ブ
ルゲ−ト信号生成回路２８から出力されるイネーブルゲ
ート信号ＧＰは常に“Ｌ”であり、このため、チャネル
パルス生成回路１８からのエッジパルスＥＮ１、ＥＮ
２、ＥＮ３、ＥＮ４が全て順番繰り返し選択されて読出
しイネーブル信号ＲＥ（図６（ｉ））となり、出力端子
２７０からメモリ７（図１）に供給される。この場合の
読出しイネーブル信号ＲＥの周波数は４ＦＳ信号の周波
数に等しい。このため、メモリ７からはサンプル周波数
が４ＦＳの元の時分割多重信号が得られることになる。
この時分割多重信号が入力端子２６０から入力される。

【００４３】また、ラッチパルス生成回路２９は、イネ
−ブルゲ−ト信号生成回路２８からのイネーブルゲート
信号ＧＰに基づいて、例えば４ＦＳ信号（図６（ｃ））
と同じ周波数であって、かつエッジパルスＥＮ１、ＥＮ
２、ＥＮ３、ＥＮ４よりも読出しクロックＡｃｋの１周
期分の時間以上遅れたラッチパルス４ＦＳ´を生成す
る。また、ラッチパルス生成回路２９は、イネ−ブルゲ
−ト信号生成回路２８からのイネーブルゲート信号ＧＰ
が“Ｈ”となると、ラツチパルス４ＦＳ´の立上りエッ
ジで“Ｈ”となり、このイネーブルゲート信号ＧＰが
“Ｌ”となると、ラツチパルス４ＦＳ´の立下りエッジ
で“Ｌ”となるパルスを生成し、このパルスとラツチパ
ルス４ＦＳ´との論理和をとることによってラッチパル
スＬＰを生成する。入力端子２６０から入力される時分
割多重信号でのディジタルオーディオ信号のチャンネル
数が４チャンネルであるときには、イネ−ブルゲ−ト信
号生成回路２８からのイネーブルゲート信号ＧＰが常に
“Ｌ”であるから、図６（ｊ）に示すように、ラッチパ
ルスＬＰとラッチパルス４ＦＳ´とは等しい。

【００４４】ラッチパルス４ＦＳ´はラッチ回路２０で
入力端子２６０から入力される時分割多重信号のサンプ
ルデータをラッチし、ラッチ回路２０の出力サンプルデ
ータＡＵＤ１´（図６（ｋ））はラッチ回路３０でラッ
チパルスＬＰによってラッチされる。このラッチ回路３
０から出力される時分割多重信号ＡＵＤ２´（図６
（ｌ））が出力端子２８０から図１のオ−ディオチャネ
ル分割回路９に供給される。入力端子２６０から入力さ
れる時分割多重信号でのディジタルオーディオ信号のチ
ャンネル数が４チャンネルであるときには、ラツチ回路
２１から出力される時分割多重信号ＡＵＤ２´は、入力
端子２６０から入力される時分割多重信号が４ＦＳ信号
の１周期分遅延されたものである。

【００４５】以上のように、受信された時分割多重信号
のチャンネル数が最大の４チャンネルであって、チャン
ネル数に変化がないときには、各チャンネルのサンプル
データが元の正しいサンプル周波数で得られることにな
る。

【００４６】次に、４チャネルから１チャネルに変化し
た場合について、図７を用いて説明する。この場合、こ
の１チャンネルはチャンネル１（ＣＨ１）とする。

【００４７】伝送される時分割多重信号が１チャンネル
のディジタルオーディオ信号のみからなるときには、図
２に示した送信系では、データセレクタ１３が入力端子
１７０から入力されるチャンネル１（ＣＨ１）のディジ
タルオーディオ信号のみを選択する。このディジタルオ
ーディオ信号はサンプル周波数がＦＳであるが、これを
ディジタルビデオ信号に多重して伝送するに際し、上記
のように、サンプル周波数がディジタルビデオ信号のサ
ンプル周波数Ｖｃｋに等しくされるため、図１に示す受
信系では、そのサンプル周波数を元のＦＳにしなければ
ならない。オーディオデータ処理回路８はこれを可能と
するものである。

【００４８】４チャンネルのディジタルオーディオ信号
の伝送からチャンネル１（ＣＨ１）の１チャンネルのデ
ィジタルオーディオ信号のみの伝送に移る場合、図２の
データセレクタ１３から出力される時分割多重信号は、
チャンネル変更時点までは４チャンネルのディジタルオ
ーディオ信号からなってサンプル周波数は４ＦＳ、チャ
ンネル変更時点からはチャンネル１（ＣＨ１）のディジ
タルオーディオ信号のみからなってサンプル周波数はＦ
Ｓとなる。これにより、時間軸上全体にわたって各チャ
ンネルのデイジタルオーデイオ信号のサンプル周波数が
ＦＳとなるのである。図５に示すオーディオデータ処理
回路８はデイジタルオーデイオ信号のチヤンネル数がこ
のように変わっても、各チャンネルのサンプル周波数が
同じＦＳとなるように、メモリ７の読出しを行なわせ
る。

【００４９】図５、図７において、ｔを受信された時分
割多重信号のディジタルオーディオ信号のチャンネル数
変更時点とすると、時刻ｔまでは時分割多重信号は４チ
ャンネルのディジタルオーディオ信号からなるから、図
６で説明したように、メモリコントロール回路４は４Ｆ
Ｓの周波数の読出しイネーブル信号ＲＥを出力し、メモ
リ７からサンプル周波数ＦＳ、ビツト数（ｎ１＋２）の
時分割多重信号が得られる。

【００５０】時刻ｔ以後では、メモリ７から読み出され
る時分割多重信号はディジタルオーディオ信号のみによ
るものであり、そこで、この時分割多重信号の順次のサ
ンプルデータをＣＨ１−１、ＣＨ１−２、ＣＨ１−３、
……とすると、まず、メモリ７からサンプルデータＣＨ
１−１が読み出されたときには、入力チャンネル指示信
号ＣＨＭ、ＣＨＬは遅延指示信号ＣＨＭ１、ＣＨＬ１、
ＣＨＭ２、ＣＨＬ２、ＣＨＭ３、ＣＨＬ３のいずれとも
一致しないから、チャンネル比較回路２５、２６、２７
の比較出力ＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３はいず
れも零であり、従って、４ＦＳ信号の１周期分後にメモ
リコントロール回路４から次の読出しイネーブル信号Ｒ
Ｅが出力されて次のサンプルデータＣＨ１−２が読み出
される。このサンプルデータＣＨ１−２が読み出された
ときには、図７（ｄ）に示すように、入力端子２６０か
ら入力されたチャンネル指示信号ＣＨＭ、ＣＨＬはサン
プルデータＣＨ１−２に対するチャンネル１を示し、ま
た、遅延回路２２から出力される遅延チャンネル指示信
号ＣＨＭ１、ＣＨＬ１も、図７（ｅ）に示すように、サ
ンプルデータＣＨ１−１に対するチャンネル１を示して
いるから、これらは一致し、チャンネル比較回路２５の
比較出力ＣＯＭＰ１は“Ｈ”となる。但し、このとき、
チャンネル比較回路２６、２７の比較出力ＣＯＭＰ２、
ＣＯＭＰ３は“Ｌ”である。

【００５１】ここで、上記のように、遅延回路２２で
は、ＦＳ信号が“Ｌ”、２ＦＳ信号が“Ｈ”であって、
４ＦＳ信号が“Ｈ”の期間に、チャンネル指示信号ＣＨ
Ｍ、ＣＨＬと遅延チャンネル指示信号ＣＨＭ１、ＣＨＬ
１とが比較される。このため、この４ＦＳ信号の“Ｈ”
の期間だけ、チャンネル比較回路２５の比較出力ＣＯＭ
Ｐ１は“Ｈ”となることになる。

【００５２】このチャネル比較回路２５からの比較出力
ＣＯＭＰ１はイネ−ブルゲ−ト信号生成回路２８に供給
され、この比較出力ＣＯＭＰ１の立上りエッジに位相同
期して“Ｈ”となり、次のエッジパルスＥＮ１の立下り
エッジに位相同期して“Ｌ”となる４ＦＳ信号の３周期
分の期間“Ｈ”のイネ−ブルゲ−ト信号ＧＰが生成され
る。即ち、このイネ−ブルゲ−ト信号ＧＰの“Ｌ”は、
図６、図７を比較して明らかなように、エッジパルスＥ
Ｎ２を含む４ＦＳ信号の立上りエッジから次の立上りエ
ッジまでの４ＦＳ信号の１周期の期間となる。

【００５３】このイネ−ブルゲ−ト信号ＧＰはイネーブ
ル信号選択回路１９に供給され、その“Ｈ”の期間イネ
ーブル信号選択回路１９がエッジパルスを選択しないよ
うにする。その結果、イネーブル信号選択回路１９はエ
ッジパルスＥＮ２のみを選択し、読出しイネーブル信号
ＲＥとして出力端子２７０からメモリ７に供給する。こ
のエッジパルスＥＮ２による読出しイネーブル信号ＲＥ
はイネ−ブルゲ−ト信号ＧＰが“Ｈ”となる直前の読出
しイネーブル信号ＲＥ（これはエッジパルスＥＮ２によ
るものである）から４ＦＳ信号の周期の４倍、即ち、Ｆ
Ｓ信号の１周期分遅れたものであり、この時点で次のサ
ンプルデータＣＨ１−３がメモリ７が読み出される。な
お、この間サンプルデータＣＨ１−２は保持されてい
る。このサンプルデータＣＨ１−３が読み出されると、
同様に、チャンネル指示信号ＣＨＭ、ＣＨＬと遅延チャ
ンネル指示信号ＣＨＭ１、ＣＨＬ１とが一致し、チャン
ネル比較回路２５の比較出力が“Ｈ”となり、再び上記
動作が繰り返される。

【００５４】これにより、これ以降では、エッジパルス
ＥＮ２からなる周波数ＦＳの読出しイネーブル信号ＲＥ
がイネーブル信号選択回路１９から出力され、この結
果、時刻ｔ直後のサンプルデータＣＨ１−１は４ＦＳ信
号の１周期の期間であるが、メモリ７からチャンネル１
のデイジタルオーデイオ信号のみからなる時分割多重信
号のサンプルデータＣＨ１−２、ＣＨ１−３、……がこ
の読出しイネーブル信号ＲＥの周波数、即ち周波数ＦＳ
でメモリ７から読み出される。

【００５５】イネ−ブルゲ−ト信号生成回路２８で生成
されたイネ−ブルゲ−ト信号ＧＰはラッチパルス生成回
路２９にも供給される。このイネ−ブルゲ−ト信号生成
回路２８は、上記のように、イネーブルゲート信号ＧＰ
に基づいて、例えば４ＦＳ信号（図７（ｃ））と同じ周
波数で、かつエッジパルスＥＮ１、ＥＮ２、ＥＮ３、Ｅ
Ｎ４よりも読出しクロックＡｃｋの１周期分の時間以上
遅れたラッチパルス４ＦＳ´（図７（ｉ））が生成する
とともに、イネーブルゲート信号ＧＰが“Ｈ”となる
と、このラツチパルス４ＦＳ´の立上りエッジで“Ｈ”
となり、このイネーブルゲート信号ＧＰが“Ｌ”となる
と、ラツチパルス４ＦＳ´の立下りエッジで“Ｌ”とな
るパルスを生成して、このパルスとラツチパルス４ＦＳ
´との論理和をとってラッチパルスＬＰ（図７（ｊ））
を生成する。このラツチパルスＬＰは、イネーブルゲー
ト信号ＧＰが“Ｌ”の期間、ラツチパルス４ＦＳ´と同
じであるが、イネーブルゲート信号ＧＰが“Ｈ”となる
と、その後の最初のラツチパルス４ＦＳ´の立上りエッ
ジで“Ｈ”となり、次にイネーブルゲート信号ＧＰが
“Ｌ”となると、その後の最初のラツチパルス４ＦＳ´
の立下りエッジで“Ｌ”となる。つまり、このラツチパ
ルスＬＰは、イネーブルゲート信号ＧＰが“Ｈ”となる
毎に１つずつ立上りエッジを有し、その立上りエッジは
イネーブルゲート信号ＧＰが“Ｈ”となった直後の最初
の４ＦＳ´信号の立上りエッジに同期している。従っ
て、ラッチパルスＬＰは、その周期がＦＳ信号の周期に
等しく、“Ｈ”期間がＦＳ信号の周期の７／８倍の期間
のパルスである。

【００５６】ラツチ回路２０は入力端子２６０からの時
分割多重信号の各サンプルデータをこのラッチパルス４
ＦＳ´で（即ち、周波数４ＦＳで）ラツチし、ラツチ回
路２１はラッチパルスＬＰでラッチ回路２０の出力ＡＵ
Ｄ１´（図７（ｋ））をラッチする。ラッチ回路２１の
出力ＡＵＤ２´（図７（ｌ））は出力端子２８０から図
１のオーディオチャンネル分離回路９に供給される。

【００５７】ここで、ラツチパルス４ＦＳ´は読出しイ
ネーブル信号ＲＥよりも読出しクロックＡｃｋの１周期
の時間以上遅れているから、メモリ７から読み出される
サンプルデータを確実にラツチし、また、時刻ｔ以降で
は、最初のサンプルデータＣＨ１−１はラッチ回路２０
で１回だけラッチされ、４ＦＳ信号の１周期分遅れてラ
ッチ回路２１でラッチされるが、イネーブルゲート信号
ＧＰが“Ｈ”となることによってメモリ７の読出しが禁
止されている期間では、ラッチ回路２０はメモリ７のラ
ッチ回路等に保持されている同じサンプルデータを４回
繰り返しラツチされ、この４回目のラツチの後にこのサ
ンプルデータがラツチ回路２１でラツチされることにな
る。

【００５８】ラッチ回路２０から出力される時分割多重
信号ＡＵＤ１´では、時刻ｔ直後で、サンプルデータＣ
Ｈ１−１、ＣＨ１−２の時間間隔は４ＦＳ信号の周期の
２倍であるが、ラッチ回路２１から出力される時分割多
重信号ＡＵＤ２´では、図７（ｌ）から明らかなよう
に、チャンネル変更時点（これはもとの時刻ｔよりも４
ＦＳ信号の１周期分遅れる）以降では、サンプルデータ
のサンプル周期がＦＳとなる。

【００５９】以上のように、チャンネル比較回路２５で
チャンネル数の変更が検出され、これに応じて直ちに読
出しイネーブル信号ＲＥの周波数が新たなチャンネル数
に応じたものに変化されるので、メモリ７の書込み単位
であるフィールド或いはフレーム内でディジタルオーデ
ィオ信号のチャンネル数が変更しても、これに直ちに追
従して読出しイネーブル信号ＲＥの周波数が新たなチャ
ンネル数に応じたものになる。従って、このラツチ回路
２１から出力される時分割多重信号ＡＵＤ２´は、ディ
ジタルオーディオ信号のチャンネル数に変更があって
も、夫々のチャンネルのサンプル周波数は、このチャン
ネル変更時も含めて、常に元の周波数ＦＳとなり、夫々
のチャンネルのディジタルオーディオ信号をアナログ化
するに際してのデータの過不足は生じない。

【００６０】次に、４チャネルから２チャネルに変化し
た場合について、図８を用いて説明する。この場合、こ
の２チャンネルはチャンネル１（ＣＨ１）とチャンネル
２（ＣＨ２）とする。

【００６１】伝送される時分割多重信号が２チャンネル
のディジタルオーディオ信号からなるときには、図２に
示した送信系では、データセレクタ１３が入力端子１７
０から入力されるチャンネル１（ＣＨ１）のディジタル
オーディオ信号と入力端子１８０から入力されるチャン
ネル２（ＣＨ２）のディジタルオーディオ信号とを２Ｆ
Ｓ信号の周期で交互に選択して時分割多重する。このた
め、得られた時分割多重信号におけるこれらディジタル
オーディオ信号の夫々サンプル周波数はＦＳであるが、
これをディジタルビデオ信号に多重して伝送する場合、
上記のように、サンプル周波数がディジタルビデオ信号
のサンプル周波数Ｖｃｋに等しくされるため、図１に示
す受信系では、それらのサンプル周波数Ｖｃｋを元の周
波数ＦＳにしなければならない。オーディオデータ処理
回路８はこれも可能にする。

【００６２】４チャンネルのディジタルオーディオ信号
からチャンネル１（ＣＨ１）、チャンネル２（ＣＨ２）
の２チャンネルのディジタルオーディオ信号にチャンネ
ル数が移る場合、図２のデータセレクタ１３から出力さ
れる時分割多重信号は、チャンネル変更時点までは４チ
ャンネルのディジタルオーディオ信号からなり、チャン
ネル変更時点からはチャンネル１（ＣＨ１）、チャンネ
ル２（ＣＨ２）のディジタルオーディオ信号のサンプル
データが交互に配列されたものであって、チャンネル変
更時点までの時分割多重信号のサンプル周波数は４ＦＳ
であるが、チャンネル変更時点からのそのサンプル周波
数は２ＦＳとなるようにする。これにより、時間軸上全
体にわたって各チャンネルのサンプル周波数がＦＳとな
るのである。図５に示すオーディオデータ処理回路８は
ディジタルオーディオ信号のチヤンネル数がこのように
変わっても、このように各チャンネルのサンプル周波数
が同じＦＳとなるように、メモリ７の読出しを行なわせ
る。

【００６３】図５、図８において、ｔをチャンネル数変
更時点とすると、時刻ｔまでは時分割多重信号は４チャ
ンネルのディジタルオーディオ信号からなるから、図６
で説明したように、メモリコントロール回路４から４Ｆ
Ｓの周波数の読出しイネーブル信号ＲＥが出力され、サ
ンプル周波数４ＦＳ、ビツト数（ｎ１＋２）の時分割多
重信号が得られる。

【００６４】ここで、時刻ｔ以後のメモリ７から読み出
されるチャンネル１、チャンネル２のディジタルオーデ
ィオ信号による時分割多重信号の順次のサンプルデータ
を夫々ＣＨ１−１、ＣＨ１−２、ＣＨ１−３、……、Ｃ
Ｈ２−１、ＣＨ２−２、ＣＨ２−３、……とすると、メ
モリ７からサンプルデータＣＨ１−１、次にＣＨ２−１
が読み出されるときには、入力チャンネル指示信号ＣＨ
Ｍ、ＣＨＬは遅延チャンネル指示信号ＣＨＭ１、ＣＨＬ
１、ＣＨＭ２、ＣＨＬ２、ＣＨＭ３、ＣＨＬ３のいずれ
とも一致せず、チャンネル比較回路２５、２６、２７の
比較出力ＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３は全て零
であり、従って、これらサンプルデータＣＨ１−１、Ｃ
Ｈ２−１は４ＦＳ信号の１周期毎に得られる。

【００６５】次に、サンプルデータＣＨ１−２が読み出
されると、図８（ｄ）に示すように、入力チャンネル指
示信号ＣＨＭ、ＣＨＬはサンプルデータＣＨ１−２に対
するチャンネル１を示し、遅延回路２２から出力される
遅延チャンネル指示信号ＣＨＭ１、ＣＨＬ１は、図８
（ｅ）に示すように、サンプルデータＣＨ２−１に対す
るチャンネル２を示し、遅延回路２３から出力される遅
延チャンネル指示信号ＣＨＭ２、ＣＨＬ２は、図８
（ｆ）に示すように、サンプルデータＣＨ１−１に対す
るチャンネル１を示す。従って、入力チャンネル指示信
号ＣＨＭ、ＣＨＬと遅延回路２２から出力される遅延チ
ャンネル指示信号ＣＨＭ１、ＣＨＬ１とは一致せず、チ
ャンネル比較回路２５の比較出力ＣＯＭＰ１は“Ｌ”と
なるが、入力チャンネル指示信号ＣＨＭ、ＣＨＬと遅延
回路２３から出力される遅延チャンネル指示信号ＣＨＭ
２、ＣＨＬ２とは一致し、チャンネル比較回路２６の比
較出力ＣＯＭＰ２は“Ｈ”となる。この場合、上記のよ
うに、チャンネル比較回路２６はＦＳ信号が“Ｈ”、２
ＦＳ信号が“Ｌ”で、４ＦＳ信号が“Ｈ”である期間に
比較動作を行なうから、この期間チャンネル比較回路２
６の比較出力ＣＯＭＰ２は“Ｈ”となる。この比較出力
ＣＯＭＰ２の“Ｈ”期間は、図７の場合の比較出力ＣＯ
ＭＰ１の“Ｈ”期間よりも４ＦＳ信号の１周期分遅れ
る。なお、この場合には、チャンネル比較回路２７の比
較出力ＣＯＭＰ３も“Ｌ”である。

【００６６】このチャネル比較回路２６からの比較出力
ＣＯＭＰ２はイネ−ブルゲ−ト信号生成回路２８に供給
され、この比較出力ＣＯＭＰ２の立上りエッジに位相同
期して“Ｈ”となり、次のエッジパルスＥＮ１の立下り
エッジに位相同期して“Ｌ”となるイネ−ブルゲ−ト信
号ＧＰ（図８（ｉ））が生成される。このイネ−ブルゲ
−ト信号ＧＰは、上記のように比較出力ＣＯＭＰ２の
“Ｈ”期間が図７の場合の比較出力ＣＯＭＰ１の“Ｈ”
期間よりも４ＦＳ信号の１周期分遅れ、かつ立下りエッ
ジのタイミングが図７の場合と同じであるから、図７
（ｇ）に示したイネ−ブルゲ−ト信号ＧＰの“Ｌ”期間
を４ＦＳ信号の１周期分の後に拡張したものと等しくな
る。従って、このイネ−ブルゲ−ト信号ＧＰの“Ｌ”
は、図６、図８を比較して明らかなように、エッジパル
スＥＮ２、ＥＮ３を含み４ＦＳ信号に位相同期したこの
４ＦＳ信号の２周期の期間となる。

【００６７】このイネ−ブルゲ−ト信号ＧＰはイネーブ
ル信号選択回路１９に供給され、その“Ｈ”の期間イネ
ーブル信号選択回路１９がエッジパルスを選択しないよ
うにする。その結果、イネーブル信号選択回路１９はエ
ッジパルスＥＮ２、ＥＮ３のみを選択し、読出しイネー
ブル信号ＲＥ（図８（ｊ））として出力端子２７０から
メモリ７に供給する。この場合の読出しイネーブル信号
ＲＥは、エッジパルスＥＮ２とエッジパルスＥＮ３とか
らなるものであるから、図７の場合の読出しイネーブル
信号ＲＥ（図７（ｈ））にエッジパルスＥＮ３が加わっ
たものである。

【００６８】エッジパルスＥＮ２による読出しイネーブ
ル信号ＲＥでサンプルデータＣＨ２−２がメモリ７から
読み出され、次いで、エッジパルスＥＮ３による読出し
イネーブル信号ＲＥでサンプルデータＣＨ１−３がメモ
リ７から読み出される。このサンプルデータＣＨ２−２
がメモリ７から読み出されたときには、図８（ｄ）、
（ｅ）、（ｆ）から明らかに、チャンネル比較回路２
５、２６、２７からの比較結果ＣＯＭＰ１、ＣＯＭＰ
２、ＣＯＭＰ３は全て“Ｌ”であり、イネーブルゲート
信号生成回路２８から出力されるイネーブルゲート信号
ＧＰはそのまま“Ｌ”に保持されるが、さらに次のサン
プルデータＣＨ１−３がメモリ７から読み出されたとき
には、図８（ｄ）、（ｅ）、（ｆ）から明らかに、チャ
ンネル比較回路２６の比較結果ＣＯＭＰ２が“Ｈ”とな
り、イネーブルゲート信号生成回路２８から出力される
イネーブルゲート信号ＧＰは再び４ＦＳ信号の周期の３
倍の期間“Ｈ”になる。そして、以上の動作が再び繰り
返される。

【００６９】以上のようにして、時刻ｔ以降の読出しイ
ネーブル信号ＲＥはエッジパルスＥＮ２、ＥＮ３からな
るＦＳ信号と同じ周期のパルスとなる（時刻ｔ直後の２
つの読出しイネーブル信号もエッジパルスＥＮ２、ＥＮ
３からなる）。そして、エッジパルスＥＮ２による読出
しイネーブル信号ＲＥはチャンネル１でのサンプルデー
タの読出しに寄与し、エッジパルスＥＮ３による読出し
イネーブル信号ＲＥはチャンネル１でのサンプルデータ
ＣＨ１−２の読出しに寄与する。

【００７０】この結果、時刻ｔ以後では、まず、チャン
ネル１でのサンプルデータＣＨ１−１とチャンネル２で
のサンプルデータＣＨ２−１とが４ＦＳ信号の周期の１
倍の時間間隔でメモリ７から読み出されるが、その後、
メモリ７からはチャンネル１でのサンプルデータとチャ
ンネル２でのサンプルデータとが交互に読み出され、チ
ャンネル１でのサンプルデータは４ＦＳ信号の周期の３
倍の時間長、チャンネル２でのサンプルデータは４ＦＳ
信号の周期の３倍の時間長となる。

【００７１】また、イネ−ブルゲ−ト信号生成回路２８
で生成されたこのイネ−ブルゲ−ト信号ＧＰはラッチパ
ルス生成回路２９にも供給され、上記のようにしてラッ
チパルス４ＦＳ´（図８（ｋ））、ＬＰ（図８（ｌ））
が形成される。但し、このラッチパルスＬＰは、図示す
るように、イネ−ブルゲ−ト信号ＧＰが“Ｈ”となる
と、その後のゲートパルス４ＦＳ´の最初の立上がり時
点で立ち上がり、次いでイネ−ブルゲ−ト信号ＧＰが
“Ｌ”となると、その後のゲートパルス４ＦＳ´の最初
の立下がり時点で立ち下がるから、その“Ｈ”期間は４
ＦＳ信号の周期の２．５倍であり、かかる“Ｈ”のパル
スはＦＳ信号と同じ周期で生ずる。そして、かかる
“Ｈ”のパルスの間に４ＦＳ´信号と同じ位相の“Ｈ”
のパルスが存在することになる。

【００７２】ラッチパルス４ＦＳ´によってメモリ７か
ら読み出されて入力端子２６０から入力される各サンプ
ルデータがラツチ回路２０でラッチされ、このラツチ回
路２０の出力時分割多重信号ＡＵＤ１´（図８（ｍ））
が、ラッチパルスＬＰにより、ラツチ回路２１でラッチ
される。このラツチ回路２１の出力時分割多重信号ＡＵ
Ｄ２´（図８（ｎ））が、出力端子２８０を介して、図
１のオーデイオチャンネル分離回路９に供給される。

【００７３】時分割多重信号ＡＵＤ１´では、図８
（ｍ）から明らかなように、チャンネル数変更時点ｔか
らチャンネル１でのサンプルデータとチャンネル２での
サンプルデータとが交互に配列されるが、その時刻ｔの
直後のチャンネル１でのサンプルデータＣＨ１−１、Ｃ
Ｈ１−２の時間間隔は、４ＦＳ信号の周期の２倍であっ
て、ＦＳ信号の周期になっていない。これに対し、時分
割多重信号ＡＵＤ２´は、図８（ｎ）から明らかなよう
に、チャンネル数変更時点からは、チャンネル１でのサ
ンプルデータとチャンネル２でのサンプルデータとが交
互に配列され、チャンネル１でのサンプルデータは４Ｆ
Ｓ信号の周期の１倍の時間長となり、チャンネル２での
サンプルデータは４ＦＳ信号の周期の３倍の時間長とな
る。これにより、これらチャンネルのサンプル周波数は
元のサンプル周波数ＦＳに等しくなり、また、時分割多
重信号ＡＵＤ２´（図８（ｎ））のサンプル周波数は２
ＦＳと等価となって、図２のビット数（ｎ１＋２）の時
分割信号ＡＵＤと同等である。

【００７４】次に、４チャネルから３チャネルに変化し
た場合について、図９を用いて説明する。この場合、こ
の２チャンネルはチャンネル１（ＣＨ１）、チャンネル
２（ＣＨ２）、チャンネル３（ＣＨ３）とする。

【００７５】伝送される時分割多重信号が３チャンネル
のディジタルオーディオ信号からなるときには、図２に
示した送信系では、データセレクタ１３が入力端子１７
０から入力されるチャンネル１（ＣＨ１）のディジタル
オーディオ信号と入力端子１８０から入力されるチャン
ネル２（ＣＨ２）のディジタルオーディオ信号と入力端
子１９０から入力されるチャンネル３（ＣＨ３）のディ
ジタルオーディオ信号とをＦＳ信号の周期の１／３倍の
期間毎に順番に繰り返し選択して時分割多重する。この
ため、多重されたこれらディジタルオーディオ信号は夫
々サンプル周波数がＦＳであるが、これをディジタルビ
デオ信号に多重して伝送するに際し、上記のように、サ
ンプル周波数がディジタルビデオ信号のサンプル周波数
Ｖｃｋに等しくされるため、図１に示す受信系では、そ
れらのサンプル周波数を元のＦＳにしなければならな
い。オーディオデータ処理回路８はこれも可能とする。

【００７６】ここで、ＣＨ１、ＣＨ２のディジタルオー
ディオ信号による時分割多重信号の順次のサンプルデー
タは図７の場合と同様とし、また、ＣＨ３のディジタル
オーディオ信号による時分割多重信号の順次のサンプル
データをＣＨ３−１、ＣＨ３−２、ＣＨ３−３、……と
する。いま、図９のｔをチャンネル数変更時点とする
と、先の説明から明らかなように、時刻ｔ後、まず、チ
ャンネル１のサンプルデータＣＨ１−１、チャンネル２
のサンプルデータＣＨ２−１、チャンネル３のサンプル
データＣＨ３−１が４ＦＳ信号の周期で順番にメモリ７
から読み出され、この間、チャンネル比較回路２５、２
６、２７からの比較出力ＣＯＭＰ１、ＣＯＭＰ２、ＣＯ
ＭＰ３は全て“Ｌ”である。次のチャンネル１のサンプ
ルデータＣＨ１−２がメモリ７から読み出されると、図
９（ｄ）、（ｅ）に示すように、チャンネル比較回路２
６からの比較出力ＣＯＭＰ３（図９（ｇ））が“Ｈ”と
なる。この場合、上記のように、チャンネル比較回路２
７はＦＳ信号、２ＦＳ信号がともに“Ｈ”で、４ＦＳ信
号が“Ｈ”である期間に比較動作を行なうから、この期
間チャンネル比較回路２７の比較出力ＣＯＭＰ３は
“Ｈ”となる。この比較出力ＣＯＭＰ３の“Ｈ”期間
は、図８の場合の比較出力ＣＯＭＰ２の“Ｈ”期間より
も４ＦＳ信号の１周期分遅れる。なお、この場合には、
チャンネル比較回路２５、２６の比較出力ＣＯＭＰ１、
ＣＯＭＰ２は、図９（ｆ）に示すように、“Ｌ”であ
る。

【００７７】このチャネル比較回路２７からの比較出力
ＣＯＭＰ３はイネ−ブルゲ−ト信号生成回路２８に供給
され、この比較出力ＣＯＭＰ３の立上りエッジに位相同
期して“Ｈ”となり、次のエッジパルスＥＮ１の立下り
エッジに位相同期して“Ｌ”となるイネ−ブルゲ−ト信
号ＧＰ（図８（ｈ））が生成される。このイネ−ブルゲ
−ト信号ＧＰは、上記のように比較出力ＣＯＭＰ３の
“Ｈ”期間が図８の場合の比較出力ＣＯＭＰ２の“Ｈ”
期間よりも４ＦＳ信号の１周期分遅れ、かつ立下りエッ
ジのタイミングが図８の場合と同じであるから、図８
（ｉ）に示したイネ−ブルゲ−ト信号ＧＰの“Ｌ”期間
を４ＦＳ信号の１周期分の後に拡張したものと等しくな
る。従って、このイネ−ブルゲ−ト信号ＧＰの“Ｌ”
は、図６、図９を比較して明らかなように、エッジパル
スＥＮ２、ＥＮ３、ＥＮ４を含む４ＦＳ信号に位相同期
したこの４ＦＳ信号の３周期の期間となる。

【００７８】このイネ−ブルゲ−ト信号ＧＰはイネーブ
ル信号選択回路１９に供給され、その“Ｈ”の期間イネ
ーブル信号選択回路１９がエッジパルスを選択しないよ
うにする。その結果、イネーブル信号選択回路１９はエ
ッジパルスＥＮ２、ＥＮ３、ＥＮ４を選択し、読出しイ
ネーブル信号ＲＥ（図９（ｉ））として出力端子２７０
からメモリ７に供給する。そこで、メモリ７からは、エ
ッジパルスＥＮ２による読出しイネーブル信号ＲＥでチ
ャンネル２のサンプルデータＣＨ２−２が、エッジパル
スＥＮ３による読出しイネーブル信号ＲＥでチャンネル
３のサンプルデータＣＨ３−２が、エッジパルスＥＮ４
による読出しイネーブル信号ＲＥでチャンネル１のサン
プルデータＣＨ１−３が夫々読み出される。

【００７９】これらサンプルデータＣＨ２−２、ＣＨ３
−２がメモリ７から読み出されたときには、チャンネル
比較回路２５、２６、２７からの比較結果ＣＯＭＰ１、
ＣＯＭＰ２、ＣＯＭＰ３は全て“Ｌ”であり、イネーブ
ルゲート信号生成回路２８から出力されるイネーブルゲ
ート信号ＧＰはそのまま“Ｌ”に保持されるが、さらに
次のサンプルデータＣＨ１−３がメモリ７から読み出さ
れたときには、図９（ｄ）、（ｅ）に示すように、チャ
ンネル比較回路２７の比較結果ＣＯＭＰ３が“Ｈ”とな
り、イネーブルゲート信号生成回路２８から出力される
イネーブルゲート信号ＧＰは再び４ＦＳ信号の周期の１
倍の期間“Ｈ”になる。そして、以上の動作が再び繰り
返される。

【００８０】以上により、読出しイネーブル信号ＲＥ
は、エッジパルスＥＮ２、ＥＮ３、ＥＮ４からなるもの
であって、図８の場合の読出しイネーブル信号ＲＥ（図
８（ｊ））にさらにエッジパルスＥＮ４が加わったもの
であり、エッジパルスＥＮ２、ＥＮ３、ＥＮ４がＦＳ信
号の周期で配列されたものとなる。

【００８１】この場合、チャンネル１のサンプルデータ
の読出しが行なわれると、１回だけメモリ７からの読出
しが禁止され、これにより、時刻ｔ以降では、図９
（ｄ）に示すように、チャンネル２、３のサンプルデー
タの時間長は４ＦＳ信号の１周期の時間長となるが、チ
ャンネル１のサンプルデータの時間長だけが４ＦＳ信号
の２周期の時間長となる。

【００８２】この結果、時刻ｔ以後では、まず、４ＦＳ
信号の周期の１倍の時間間隔でチャンネル１でのサンプ
ルデータＣＨ１−１、チャンネル２でのサンプルデータ
ＣＨ２−１、チャンネル３でのサンプルデータＣＨ３−
１、チャンネル１でのサンプルデータＣＨ１−２がメモ
リ７から読み出され、以下、これらチャンネルのサンプ
ルデータがその順序で繰り返し読み出されるが、イネー
ブル信号ＲＥにはエッジパルスが含まれていないから、
チャンネル１でのサンプルデータのみが４ＦＳ信号の周
期の２倍の時間長となる。つまり、メモリ７から出力さ
れる時分割多重信号は、４ＦＳ信号の周期の２倍の時間
長のチャンネル１でのサンプルデータ、夫々が４ＦＳ信
号の周期の１倍の時間長のチャンネル２、３でのサンプ
ルデータの配列が繰り返されるものとなる。

【００８３】また、イネ−ブルゲ−ト信号生成回路２８
で生成されたイネ−ブルゲ−ト信号ＧＰはラッチパルス
生成回路２９にも供給され、先に説明したようにしてラ
ッチパルス４ＦＳ´（図９（ｊ））、ＬＰ（図９
（ｋ））が形成される。但し、このラッチパルスＬＰ
は、図９（ｋ）に示すように、イネ−ブルゲ−ト信号Ｇ
Ｐが“Ｈ”になると、その後のゲートパルス４ＦＳ´の
最初の立上がり時点で立ち上がり、イネ−ブルゲ−ト信
号ＧＰが“Ｌ”になると、その後のゲートパルス４ＦＳ
´の最初の立下がり時点で立ち下がる４ＦＳ信号の２周
期分の期間“Ｈ”となる。かかる“Ｈ”の期間はＦＳ信
号の周期で生ずるため、かかる“Ｈ”の期間の間でゲー
トパルス４ＦＳ´に等しい２つの“Ｈ”の期間が生ず
る。

【００８４】ラッチパルス４ＦＳ´によってメモリ７か
ら読み出されて入力端子２６０から入力される各サンプ
ルデータがラツチ回路２０でラッチされ、このラツチ回
路２０の出力時分割多重信号ＡＵＤ１´（図９（ｌ））
が、ラッチパルスＬＰにより、ラツチ回路２１でラッチ
される。このラツチ回路２１の出力時分割多重信号ＡＵ
Ｄ２´（図９（ｍ））が、出力端子２８０を介して、図
１のオーデイオチャンネル分離回路９に供給される。

【００８５】この場合も、ラツチ回路２０から出力され
る時分割多重信号ＡＵＤ１´では、時刻ｔ直後で、チャ
ンネル１でのサンプルデータＣＨ１−１、ＣＨ１−２の
時間間隔が４ＦＳ信号の周期の３倍であるが、ラツチ回
路２０から出力される時分割多重信号ＡＵＤ１´では、
各チャンネルのサンプルデータのサンプル周波数は元の
ＦＳに等しくなり、また、時分割多重信号ＡＵＤ２´の
サンプル周波数は２ＦＳと等価であって、図２のビット
数（ｎ１＋２）の時分割信号ＡＵＤと同等である。従っ
て、各チャンネルのディジタルオーティオ信号を夫々ア
ナログ信号に変換する際には、データの過不足が生じな
い。

【００８６】以上、本発明の一実施例について説明した
が、本発明はこの実施例のみに限定されるものではな
い。即ち、図５に示した具体例では、イネ−ブルゲ−ト
信号生成回路２８から出力信号されるイネ−ブルゲ−ト
信号ＧＰの立下りエッジを、チャネル比較後のエッジパ
ルスＥＮ１の立下りエッジに位相同期させるようにした
が、このイネ−ブルゲ−ト信号ＧＰの立下りエツジはチ
ャネル比較後のエッジパルスＥＮ１の立下りエッジから
次のエッジパルスＥＮ２の立上りエッジまでの期間にあ
ればよく、上記した実施例と全く同じ効果を得ることが
できる。

【００８７】また、上記実施例では、ディジタルオーデ
ィオ信号のチャンネル数を４チャンネルとし、１チャネ
ル或いは２チャネル或いは３チャネルに変化する場合に
ついて説明したが、これに限るものではなく、例えば３
チャネルのディジタルオ−ディオ信号が１チャネル或い
は２チャネル或いは４チャネルに変化する場合において
も適用可能であり、一般に、任意にチャネル数につい
て、そのチャンネル数の変化に対応可能である。

【００８８】さらに、以上実施例では、ディジタルビデ
オ信号に多重する信号をディジタルオ−ディオ信号とし
たが、これに限らず、任意のディジタルデ−タ信号に対
応可能である。

【００８９】さらにまた、上記実施例では、メモリのア
ドレスをリセットするリセット信号をディジタルビデオ
信号のフレ−ム周期を単位としたが、これに限らず、一
般にディジタルビデオ信号のフィ−ルド周期の整数倍に
等しい期間を単位としてリセット信号を形成するように
してもよい。

【００９０】さらにまた、上記実施例では、時分割多重
信号をディジタルビデオ信号の水平同期信号の期間に多
重するようにしたが、垂直同期信号の期間等他の期間に
挿入するようにしてもよい。

【００９１】

【発明の効果】以上説明したように、本発明によれば、
ディジタルビデオ信号の所定の期間に挿入されて送られ
てきた所定チャンネル数の所望ディジタルデータ信号の
時分割多重信号について、時間軸変換のためのメモリで
の書込み単位となる該ディジタルビデオ信号のフィール
ド或いはフレーム期間中に該ディジタルデータ信号のチ
ャンネル数の変更があっても、各チャンネルのサンプル
周波数は元のサンプル周波数とすることができ、従っ
て、データの過不足を防止できてノイズの発生を防止す
ることができる。

【図面の簡単な説明】

【図１】本発明によるディジタル信号伝送装置の一実施
例の受信系を示すブロック図である。

【図２】本発明によるディジイタル信号伝送装置の一実
施例の送信系を示すブロック図である。

【図３】図１に示した送信系の動作説明のための各部信
号のタイミング図である。

【図４】ディジタルビデオ信号のフレームパルス、ライ
ンパルスと、図２における時間軸処理回路でのメモリの
リセットパルス、図１におけるメモリのリセットパルス
を示すタイミング図である。

【図５】図１におけるメモリコントロール回路とオーデ
ィオデータ処理回路との一具体例を示すブロック図であ
る。

【図６】チャンネル数に変更がないときの図５に示した
具体例の動作を示すタイミング図である。

【図７】チャンネル数に変更があるときの図５に示した
具体例の一動作例を示すタイミング図である。

【図８】チャンネル数に変更があるときの図５に示した
具体例の他の動作例を示すタイミング図である。

【図９】チャンネル数に変更があるときの図５に示した
具体例のさらに他の動作例を示すタイミング図である。

【符号の説明】

１ シリアル／パラレル変換回路 ４ メモリコントロ−ル回路 ５ オ−ディオ／ビデオ分離回路 ７ メモリ ８ オ−ディオデ−タ処理回路 ９ オ−ディオチャネル分離回路 １１ タイミング発生回路 １２、１３ デ−タセレクタ回路 １４分割処理回路 １５ 時間軸処理回路 １６ パラレル／シリアル変換回路 １８ チャネルパルス生成回路 １９ イネ−ブル信号選択回路 ２０、２１ ラッチ回路 ２２〜２４ 遅延回路 ２５〜２７ チャネル比較回路 ２８ イネ−ブルゲ−ト信号生成回路 ２９ ラッチパルス生成回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ｎチャネル（ｎ≧１）の互いに異なるデ
   ィジタルデータ信号を時分割多重し、一個の連続したデ
   ィジタルデ−タ列にする第１の手段と、 該ディジタルデ−タ列をディジタルビデオ信号の水平或
   いは垂直同期信号の周期毎に区分し、各区分のディジタ
   ルデータを時間軸圧縮して間欠時分割多重信号とし、該
   ディジタルビデオ信号の水平或いは垂直同期の所定エリ
   アに挿入して該間欠時分割多重信号を該ディジタルビデ
   オ信号に時間軸多重する第２の手段と、 該間欠時分割多重信号が時間軸多重された該ディジタル
   ビデオ信号を１ビット単位のシリアルデ−タに変換して
   伝送する第３の手段と、 該シリアルデータを受信する第４の手段と、 受信された該シリアルデ−タをパラレルデ−タに変換し
   て該ディジタルビデオ信号を再構成する第５の手段と、 再構成された該ディジタルビデオ信号から該間欠時分割
   多重信号を分離抽出して順次書き込み、時間軸伸長して
   ディジタルデータ列として読み出す第６の手段と、 該メモリ手段から読み出された該ディジタルデ−タ列で
   の前記ディジタルデータ信号のチャンネル数ｎを常時検
   出し、該メモリの読出し周波数を検出された該チャンネ
   ル数ｎに応じた周波数に設定する第７の手段とからな
   り、前記ディジタルデータ信号のチャンネル数の変更に
   対しても、該メモリ手段から読み出される該ディジタル
   データ列を前記第１の手段で得られる前記ディジタルデ
   ータと同等とすることができるように構成したことを特
   徴とするディジタル信号伝送装置。
2. 【請求項２】 請求項１において、前記第７の手段は、
   伝送可能な前記ディジタル信号の最大のチャネル数をｎ
   ´、ｎ＝ｎ´のときの前記第１の手段による前記ディジ
   タルデ−タ列のサンプル周期をＴとして、 前記第６の手段から読み出された前記ディジタルデータ
   のチャンネルとこれよりＫ回（Ｋ＝１、２、…、ｎ´-
   1）前に前記第６の手段から読み出された前記ディジタ
   ルデータのチャンネルとを比較する第８の手段と、 前記第６の手段から読み出された前記ディジタルデータ
   のチャンネルとこれよりＫ回前に前記第６の手段から読
   み出された前記ディジタルデータのチャンネルとが一致
   したとき、前記第６の手段での読出し動作を（ｎ´−
   Ｋ）Ｔの期間停止させる第９の手段と、 前記第６の手段から読み出された前記ディジタルデータ
   のチャンネルとこれよりＫ回前に前記第６の手段から読
   み出された前記ディジタルデータのチャンネルとが一致
   したとき、前記第６の手段から読み出された前記ディジ
   タルデータを（ｎ´−Ｋ）Ｔの期間だけ遅延させる第１
   ０の手段とを有することを特徴とするディジタル信号伝
   送装置。
3. 【請求項３】 請求項１または２において、前記第６の
   手段は、 書込みアドレス、読出しアドレスのリセット信号の周期
   を前記ディジタルビデオ信号のフィ−ルド周期のＬ倍
   （Ｌ＝１、２、３、…）とすることを特徴とするディジ
   タル信号伝送装置。
4. 【請求項４】 請求項１、２または３において、 前記ディジタルデータ信号は冗長ビットが付加されたビ
   ット数Ｍのディジタルオ−ディオ信号、前記ディジタル
   ビデオ信号のビット数がｍ（但し、Ｍ＞ｍ）であって、
   前記第２の手段は、 ビット数Ｍのディジタルオ−ディオ信号のサンプルデー
   タをＪ個（但し、Ｊ＝２、３、…）のビット数ｍのサン
   プルデ−タに分割する第１１の手段と、 該第１１の手段からサンプルデ−タ列を前記ディジタル
   ビデオ信号の水平或いは垂直同期信号の周期毎に区分
   し、各区分のサンプルデータ列を時間軸圧縮して前記デ
   ィジタルビデオ信号のサンプル周波数に等しいサンプル
   周波数の間欠時分割多重信号とする第１２の手段と、 該間欠時分割多重信号の各区分の時間軸圧縮された該サ
   ンプルデータ列を前記ディジタルビデオ信号の水平或い
   は垂直同期エリアの少なくとも一方に時間軸多重する第
   １３の手段とからなることを特徴とするディジタル信号
   伝送装置。