JPH06149196A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH06149196A JPH06149196A JP29941192A JP29941192A JPH06149196A JP H06149196 A JPH06149196 A JP H06149196A JP 29941192 A JP29941192 A JP 29941192A JP 29941192 A JP29941192 A JP 29941192A JP H06149196 A JPH06149196 A JP H06149196A
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory
- image data
- compression
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dram (AREA)
- Image Input (AREA)
- Image Processing (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 画像表示装置において、画像メモリと画像デ
ータ用ＦＩＦＯ間および画像メモリと圧縮伸長回路間の
データの転送を高速化する。 【構成】 表示用の画像メモリ２と、圧縮伸長回路３
と、ホストＣＰＵ９との画像データの転送用の画像デー
タ用ＦＩＦＯ４とを具備し、ホストＣＰＵ９の指示によ
り、画像の表示や画像データの圧縮、伸長等の機能を実
行する。ここで、画像データ用ＦＩＦＯ４と圧縮伸長回
路３を接続するためのバス１２と、画像メモリ用バス１
５とを独立に備え、これらのバス１２，１５を転送制御
回路１で結ぶ。転送制御回路１は、一方のバスを用いて
リードサイクルを、他方のバスを用いてライトサイクル
を、同時に実行する。これにより、画像メモリ２と画像
データ用ＦＩＦＯ４間および画像メモリ２と圧縮伸長回
路３間の画像データ転送時のリードとライトを同時に行
い、データの転送の高速化を図る。
ータ用ＦＩＦＯ間および画像メモリと圧縮伸長回路間の
データの転送を高速化する。 【構成】 表示用の画像メモリ２と、圧縮伸長回路３
と、ホストＣＰＵ９との画像データの転送用の画像デー
タ用ＦＩＦＯ４とを具備し、ホストＣＰＵ９の指示によ
り、画像の表示や画像データの圧縮、伸長等の機能を実
行する。ここで、画像データ用ＦＩＦＯ４と圧縮伸長回
路３を接続するためのバス１２と、画像メモリ用バス１
５とを独立に備え、これらのバス１２，１５を転送制御
回路１で結ぶ。転送制御回路１は、一方のバスを用いて
リードサイクルを、他方のバスを用いてライトサイクル
を、同時に実行する。これにより、画像メモリ２と画像
データ用ＦＩＦＯ４間および画像メモリ２と圧縮伸長回
路３間の画像データ転送時のリードとライトを同時に行
い、データの転送の高速化を図る。
Description
【０００１】
【産業上の利用分野】本発明は、画像の表示機能や、画
像の圧縮及び伸長機能等を持つ画像表示装置に関するも
のである。
像の圧縮及び伸長機能等を持つ画像表示装置に関するも
のである。
【０００２】
【従来の技術】図３は、従来の画像表示装置の構成例を
示すブロック図である。図中、１は転送制御回路、２は
画像メモリ、３は圧縮伸長回路、４は画像データ用ＦＩ
ＦＯ（ファーストイン ファーストアウント メモ
リ）、５は表示制御回路、６は圧縮データ用ＦＩＦＯ、
７はＡＤコンバータ、８はディスプレイ、９はホストコ
ンピュータのＣＰＵ（以下ホストＣＰＵとよぶ）、１０
はホストＤＭＡ（ダイレクトメモリ アクセス）回路、
１１はローカルメモリ、１２′は上記転送制御回路１，
画像メモリ２，圧縮伸長回路３及びＦＩＦＯ４を結ぶ共
通バス、１３は画像表示装置、１４はホストコンピュー
タのバスである。図中の点線内の１，２，３，４，５，
６，７，１２′の要素で構成される部分が、従来の画像
表示装置１３であり、画像データ用ＦＩＦＯ４および圧
縮データ用ＦＩＦＯ６がホストコンピュータのバス１４
に接続され、圧縮データ用ＦＩＦＯ６は圧縮伸長回路３
に接続されている。表示制御回路５は、画像メモリ２の
画像データを読み出し、ＡＤコンバータ７を介してディ
スプレイ８に表示を行う。なお、ホストコンピュータの
バス１４には、上記のほかにホストＣＰＵ９、ホストＤ
ＭＡ回路１０、ローカルメモリ１１が接続されている。
示すブロック図である。図中、１は転送制御回路、２は
画像メモリ、３は圧縮伸長回路、４は画像データ用ＦＩ
ＦＯ（ファーストイン ファーストアウント メモ
リ）、５は表示制御回路、６は圧縮データ用ＦＩＦＯ、
７はＡＤコンバータ、８はディスプレイ、９はホストコ
ンピュータのＣＰＵ（以下ホストＣＰＵとよぶ）、１０
はホストＤＭＡ（ダイレクトメモリ アクセス）回路、
１１はローカルメモリ、１２′は上記転送制御回路１，
画像メモリ２，圧縮伸長回路３及びＦＩＦＯ４を結ぶ共
通バス、１３は画像表示装置、１４はホストコンピュー
タのバスである。図中の点線内の１，２，３，４，５，
６，７，１２′の要素で構成される部分が、従来の画像
表示装置１３であり、画像データ用ＦＩＦＯ４および圧
縮データ用ＦＩＦＯ６がホストコンピュータのバス１４
に接続され、圧縮データ用ＦＩＦＯ６は圧縮伸長回路３
に接続されている。表示制御回路５は、画像メモリ２の
画像データを読み出し、ＡＤコンバータ７を介してディ
スプレイ８に表示を行う。なお、ホストコンピュータの
バス１４には、上記のほかにホストＣＰＵ９、ホストＤ
ＭＡ回路１０、ローカルメモリ１１が接続されている。
【０００３】以上の構成により、画像表示装置１３は、
ホストＣＰＵ９の命令により、画像データの表示や画像
データの圧縮・伸長及び画像メモリ２に対する描画処理
を行なう。その具体的な動作は、次のとおりである。
ホストＣＰＵ９の命令により、画像データの表示や画像
データの圧縮・伸長及び画像メモリ２に対する描画処理
を行なう。その具体的な動作は、次のとおりである。
【０００４】まず、ローカルメモリ１１に格納されてい
る画像データをディスプレイ８に表示するために、以下
の動作を行なう。ホストＣＰＵ９は、ホストＤＭＡ回路
１０を起動し、ローカルメモリ１１に格納されている画
像データを画像表示装置１３内の画像データ用ＦＩＦＯ
４に転送し、転送制御回路１に起動をかける。転送制御
回路１は、画像データ用ＦＩＦＯ４から画像データを順
次、画像メモリ２の所定の表示位置に対応するアドレス
に転送する。ここで、ホストＤＭＡ回路１０を用いて画
像データを直接、画像メモリ２に書き込まないのは、画
像データの転送は矩形領域の転送が多く、通常のＤＭＡ
コントローラでは、転送する画像データの１ライン毎
に、アドレスの設定をしなければならず効率が悪いため
である。例えば１０００ラインの画像データを転送する
ためには、少なくとも１０００回のＤＭＡ転送を行なう
必要がある。表示制御回路５は、ディスプレイ８の表示
レートに合わせた速度で画像メモリ２から画像データを
順次読み出し、ＡＤコンバータ７によりアナログ出力に
変換し、ディスプレイ８にこれを出力し、画像の表示を
行なう。
る画像データをディスプレイ８に表示するために、以下
の動作を行なう。ホストＣＰＵ９は、ホストＤＭＡ回路
１０を起動し、ローカルメモリ１１に格納されている画
像データを画像表示装置１３内の画像データ用ＦＩＦＯ
４に転送し、転送制御回路１に起動をかける。転送制御
回路１は、画像データ用ＦＩＦＯ４から画像データを順
次、画像メモリ２の所定の表示位置に対応するアドレス
に転送する。ここで、ホストＤＭＡ回路１０を用いて画
像データを直接、画像メモリ２に書き込まないのは、画
像データの転送は矩形領域の転送が多く、通常のＤＭＡ
コントローラでは、転送する画像データの１ライン毎
に、アドレスの設定をしなければならず効率が悪いため
である。例えば１０００ラインの画像データを転送する
ためには、少なくとも１０００回のＤＭＡ転送を行なう
必要がある。表示制御回路５は、ディスプレイ８の表示
レートに合わせた速度で画像メモリ２から画像データを
順次読み出し、ＡＤコンバータ７によりアナログ出力に
変換し、ディスプレイ８にこれを出力し、画像の表示を
行なう。
【０００５】逆に、画像メモリ２に格納されている画像
データをローカルメモリ１１に格納するためには、以下
の処理を行なう。ホストＣＰＵ９は、画像表示装置１３
に対して画像データが格納されている画像メモリ２のア
ドレスを指示し、その画像データを読み出すよう指示す
る。画像表示装置１３は、転送制御回路１を起動して画
像データを画像データ用ＦＩＦＯ４に転送する。その
後、ホストＣＰＵ９は、ホストＤＭＡ回路１０を使用し
て、画像データ用ＦＩＦＯ４の画像データをローカルメ
モリ１１に転送する。
データをローカルメモリ１１に格納するためには、以下
の処理を行なう。ホストＣＰＵ９は、画像表示装置１３
に対して画像データが格納されている画像メモリ２のア
ドレスを指示し、その画像データを読み出すよう指示す
る。画像表示装置１３は、転送制御回路１を起動して画
像データを画像データ用ＦＩＦＯ４に転送する。その
後、ホストＣＰＵ９は、ホストＤＭＡ回路１０を使用し
て、画像データ用ＦＩＦＯ４の画像データをローカルメ
モリ１１に転送する。
【０００６】また、ローカルメモリ１１に格納されてい
る圧縮済みの画像データを表示するためには、以下の動
作を行なう。ホストＣＰＵ９は、ホストＤＭＡ回路１０
を起動し、ローカルメモリ１１に格納されている圧縮済
み画像データを圧縮データ用ＦＩＦＯ６に転送し、画像
表示装置１３に対して伸長処理を行なうよう指示する。
画像表示装置１３は、圧縮伸長回路３を用いて、圧縮デ
ータ用ＦＩＦＯ６に転送された圧縮済みの画像データを
伸長し、次に転送制御回路１を用いて、この伸長された
画像データを画像メモリ２の所定のアドレスに転送す
る。
る圧縮済みの画像データを表示するためには、以下の動
作を行なう。ホストＣＰＵ９は、ホストＤＭＡ回路１０
を起動し、ローカルメモリ１１に格納されている圧縮済
み画像データを圧縮データ用ＦＩＦＯ６に転送し、画像
表示装置１３に対して伸長処理を行なうよう指示する。
画像表示装置１３は、圧縮伸長回路３を用いて、圧縮デ
ータ用ＦＩＦＯ６に転送された圧縮済みの画像データを
伸長し、次に転送制御回路１を用いて、この伸長された
画像データを画像メモリ２の所定のアドレスに転送す
る。
【０００７】逆に、画像メモリ２に格納されている画像
データを圧縮し、ローカルメモリ１１に格納するために
は、以下の処理を行なう。ホストＣＰＵ９は、画像表示
装置１３に対して画像データを圧縮することを指示す
る。画像表示装置１３は、画像メモリ２に格納されてい
る所定の領域の画像データを転送制御回路１を用いて圧
縮伸長回路３に転送する。圧縮伸長回路３は、画像デー
タを圧縮し、これを圧縮データ用ＦＩＦＯ６に転送す
る。その後、ホストＣＰＵ９は、ホストＤＭＡ回路１０
を用いて、圧縮データ用ＦＩＦＯ６の圧縮済みの画像デ
ータをローカルメモリ１１に転送する。
データを圧縮し、ローカルメモリ１１に格納するために
は、以下の処理を行なう。ホストＣＰＵ９は、画像表示
装置１３に対して画像データを圧縮することを指示す
る。画像表示装置１３は、画像メモリ２に格納されてい
る所定の領域の画像データを転送制御回路１を用いて圧
縮伸長回路３に転送する。圧縮伸長回路３は、画像デー
タを圧縮し、これを圧縮データ用ＦＩＦＯ６に転送す
る。その後、ホストＣＰＵ９は、ホストＤＭＡ回路１０
を用いて、圧縮データ用ＦＩＦＯ６の圧縮済みの画像デ
ータをローカルメモリ１１に転送する。
【０００８】なお、転送制御回路１は、画像データの転
送表示時、画像データの圧縮及び伸長時、画像メモリ２
内における画像データ転送時に各転送のためのタイミン
グを発生させる回路と転送のためのアドレスを発生させ
るカウンタから構成されている。
送表示時、画像データの圧縮及び伸長時、画像メモリ２
内における画像データ転送時に各転送のためのタイミン
グを発生させる回路と転送のためのアドレスを発生させ
るカウンタから構成されている。
【０００９】図４は、図３のデータ転送サイクルの説明
図である。上述したように従来の画像表示装置１３で
は、画像データ用ＦＩＦＯ４→画像メモリ２、画像メモ
リ２→画像データ用ＦＩＦＯ４、圧縮伸長回路３→画像
メモリ２、画像メモリ２→圧縮伸長回路３の転送を行う
際に、共通バス１２′を用いてデータを転送する。この
ため、図４に示すよう転送制御回路１が一旦、データを
共通バス１２′を用いて読み出し、次のサイクルでその
データを再び共通バス１２′を用いて書き込むことを行
っていた。
図である。上述したように従来の画像表示装置１３で
は、画像データ用ＦＩＦＯ４→画像メモリ２、画像メモ
リ２→画像データ用ＦＩＦＯ４、圧縮伸長回路３→画像
メモリ２、画像メモリ２→圧縮伸長回路３の転送を行う
際に、共通バス１２′を用いてデータを転送する。この
ため、図４に示すよう転送制御回路１が一旦、データを
共通バス１２′を用いて読み出し、次のサイクルでその
データを再び共通バス１２′を用いて書き込むことを行
っていた。
【００１０】
【発明が解決しようとする課題】上記したように、従来
の画像表示装置では、画像メモリ２と圧縮伸長回路３お
よび画像データ用ＦＩＦＯ４が共通バス１２′に接続さ
れているため、これらの間で非圧縮及び圧縮の画像デー
タを転送する際に、共通バス１２′を用いてデータを一
旦リードしてその後にライトしなければならず、リード
とライトの２つの転送サイクルが必要となるので、デー
タの転送に時間がかかるといった欠点があった。
の画像表示装置では、画像メモリ２と圧縮伸長回路３お
よび画像データ用ＦＩＦＯ４が共通バス１２′に接続さ
れているため、これらの間で非圧縮及び圧縮の画像デー
タを転送する際に、共通バス１２′を用いてデータを一
旦リードしてその後にライトしなければならず、リード
とライトの２つの転送サイクルが必要となるので、デー
タの転送に時間がかかるといった欠点があった。
【００１１】本発明、上記欠点を解消するためになされ
たものであり、その目的は、画像メモリと画像データの
転送用メモリ間もしくは画像メモリと圧縮伸長回路間ま
たはその両方のデータの転送を高速化する画像表示装置
を提供することにある。
たものであり、その目的は、画像メモリと画像データの
転送用メモリ間もしくは画像メモリと圧縮伸長回路間ま
たはその両方のデータの転送を高速化する画像表示装置
を提供することにある。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
め、本発明では、表示用の画像メモリと、圧縮伸長回路
および／またはホストコンピュータとの画像データの転
送用メモリとを具備し、ホストコンピュータに接続さ
れ、前記ホストコンピュータの指示により、画像の表示
および／または画像の圧縮、伸長等の機能を実行する画
像表示装置において、前記圧縮伸長回路および／または
前記転送用メモリに接続されるバスと前記画像メモリに
接続されるバスを各々独立に具備して該各々のバスを転
送制御回路で結び、前記転送用メモリから前記画像メモ
リに画像データを転送する際は、前記転送制御回路が前
記転送用メモリから画像データを読み出すと同時に前記
画像メモリに前記転送用メモリから読み出された画像デ
ータを書き込み、前記画像メモリから前記転送用メモリ
に画像データを転送する際は、前記転送制御回路が前記
画像メモリから画像データを読み出すと同時に前記転送
用メモリに前記画像メモリから読み出された画像データ
を書き込み、前記圧縮伸長回路から前記画像メモリに画
像データを転送する際は、前記転送制御回路が前記圧縮
伸長回路から画像データを読み出すと同時に前記画像メ
モリに前記圧縮伸長回路から読み出された画像データを
書き込み、前記画像メモリから前記圧縮伸長回路に画像
データを転送する際には、前記転送制御回路が前記画像
メモリから画像データを読み出すと同時に前記画像メモ
リから読み出された画像データを前記圧縮伸長回路に転
送する構成としている。
め、本発明では、表示用の画像メモリと、圧縮伸長回路
および／またはホストコンピュータとの画像データの転
送用メモリとを具備し、ホストコンピュータに接続さ
れ、前記ホストコンピュータの指示により、画像の表示
および／または画像の圧縮、伸長等の機能を実行する画
像表示装置において、前記圧縮伸長回路および／または
前記転送用メモリに接続されるバスと前記画像メモリに
接続されるバスを各々独立に具備して該各々のバスを転
送制御回路で結び、前記転送用メモリから前記画像メモ
リに画像データを転送する際は、前記転送制御回路が前
記転送用メモリから画像データを読み出すと同時に前記
画像メモリに前記転送用メモリから読み出された画像デ
ータを書き込み、前記画像メモリから前記転送用メモリ
に画像データを転送する際は、前記転送制御回路が前記
画像メモリから画像データを読み出すと同時に前記転送
用メモリに前記画像メモリから読み出された画像データ
を書き込み、前記圧縮伸長回路から前記画像メモリに画
像データを転送する際は、前記転送制御回路が前記圧縮
伸長回路から画像データを読み出すと同時に前記画像メ
モリに前記圧縮伸長回路から読み出された画像データを
書き込み、前記画像メモリから前記圧縮伸長回路に画像
データを転送する際には、前記転送制御回路が前記画像
メモリから画像データを読み出すと同時に前記画像メモ
リから読み出された画像データを前記圧縮伸長回路に転
送する構成としている。
【００１３】
【作用】本発明の画像表示装置では、画像データの転送
用メモリと圧縮伸長回路の一方または両方を接続するバ
スと、画像メモリ用バスとを独立に備え、これらのバス
を転送制御回路で結ぶことにより、転送制御回路が一方
のバスを用いてリードサイクルを実行し、他方のバスを
用いてライトサイクルを前記のリードサイクルと同時に
実行可能とする。これにより、画像メモリと画像データ
の転送用メモリ間、並びに画像メモリと圧縮伸長回路間
の一方または両方の画像データ転送時のリードとライト
を同時に行い、データの転送の高速化を図る。
用メモリと圧縮伸長回路の一方または両方を接続するバ
スと、画像メモリ用バスとを独立に備え、これらのバス
を転送制御回路で結ぶことにより、転送制御回路が一方
のバスを用いてリードサイクルを実行し、他方のバスを
用いてライトサイクルを前記のリードサイクルと同時に
実行可能とする。これにより、画像メモリと画像データ
の転送用メモリ間、並びに画像メモリと圧縮伸長回路間
の一方または両方の画像データ転送時のリードとライト
を同時に行い、データの転送の高速化を図る。
【００１４】
【実施例】以下、本発明の実施例を、図面を参照して詳
細に説明する。
細に説明する。
【００１５】図１は本発明の一実施例の構成を示すブロ
ック図である。本実施例は、画像の表示機能、および画
像の圧縮、伸長機能等を行う場合を例とする。図中、１
は転送制御回路、２は画像メモリ、３は圧縮伸長回路、
４は画像データを転送するための転送用メモリに相当す
る画像データ用ＦＩＦＯ、５は表示制御回路、６は圧縮
データ用ＦＩＦＯ、７はＡＤコンバータ、８はディスプ
レイ、９はホストコンピュータのＣＰＵ（以下ホストＣ
ＰＵとよぶ）、１０はホストＤＭＡ回路、１１はローカ
ルメモリ、１２は画像データ用ＦＩＦＯと圧縮伸長回路
用のバス、１３は画像表示装置、１４はホストコンピュ
ータのバス、１５は画像メモリ用のバスである。図中の
点線内の１，２，３，４，５，６，７，１２，１５の要
素で構成される部分が、本実施例における画像表示装置
１３の一構成例である。本実施例では、圧縮伸長回路３
と画像データ用ＦＩＦＯ４がバス１２を介して転送制御
回路１に接続され、画像メモリ２がそれとは別のバス１
５を介して転送制御回路１に接続されることを特徴とす
る。その他の構成は、図３の従来構成と同様であり、画
像表示装置１３は、各ＦＩＦＯ４，６を介してホストコ
ンピュータのバス１４に接続され、ホストＣＰＵ９の命
令により、画像データの表示や画像データの圧縮・伸長
及び画像メモリ２に対する描画処理を行う。
ック図である。本実施例は、画像の表示機能、および画
像の圧縮、伸長機能等を行う場合を例とする。図中、１
は転送制御回路、２は画像メモリ、３は圧縮伸長回路、
４は画像データを転送するための転送用メモリに相当す
る画像データ用ＦＩＦＯ、５は表示制御回路、６は圧縮
データ用ＦＩＦＯ、７はＡＤコンバータ、８はディスプ
レイ、９はホストコンピュータのＣＰＵ（以下ホストＣ
ＰＵとよぶ）、１０はホストＤＭＡ回路、１１はローカ
ルメモリ、１２は画像データ用ＦＩＦＯと圧縮伸長回路
用のバス、１３は画像表示装置、１４はホストコンピュ
ータのバス、１５は画像メモリ用のバスである。図中の
点線内の１，２，３，４，５，６，７，１２，１５の要
素で構成される部分が、本実施例における画像表示装置
１３の一構成例である。本実施例では、圧縮伸長回路３
と画像データ用ＦＩＦＯ４がバス１２を介して転送制御
回路１に接続され、画像メモリ２がそれとは別のバス１
５を介して転送制御回路１に接続されることを特徴とす
る。その他の構成は、図３の従来構成と同様であり、画
像表示装置１３は、各ＦＩＦＯ４，６を介してホストコ
ンピュータのバス１４に接続され、ホストＣＰＵ９の命
令により、画像データの表示や画像データの圧縮・伸長
及び画像メモリ２に対する描画処理を行う。
【００１６】以上のように構成された実施例の動作およ
び作用を述べる。
び作用を述べる。
【００１７】まず、ローカルメモリ１１に格納されてい
る画像データをディスプレイ８に表示するために、以下
の動作を行なう。ホストＣＰＵ９は、ホストＤＭＡ回路
１０を起動し、ローカルメモリ１１に格納されている画
像データを画像表示装置１３内の画像データ用ＦＩＦＯ
４に転送し、転送制御回路１に起動をかける。転送制御
回路１は、バス１２を用いて画像データ用ＦＩＦＯ４か
ら画像データを読み出すと同時に、その読み出された画
像データを、バス１５を使用して順次、画像メモリ２の
所定の表示位置に対応するアドレスに転送する。表示制
御回路５は、ディスプレイ８の表示レートに合わせた速
度で画像メモリ２から画像データを順次読み出し、ＡＤ
コンバータ７によりアナログ出力に変換し、ディスプレ
イ８にこれを出力して画像の表示を行なう。
る画像データをディスプレイ８に表示するために、以下
の動作を行なう。ホストＣＰＵ９は、ホストＤＭＡ回路
１０を起動し、ローカルメモリ１１に格納されている画
像データを画像表示装置１３内の画像データ用ＦＩＦＯ
４に転送し、転送制御回路１に起動をかける。転送制御
回路１は、バス１２を用いて画像データ用ＦＩＦＯ４か
ら画像データを読み出すと同時に、その読み出された画
像データを、バス１５を使用して順次、画像メモリ２の
所定の表示位置に対応するアドレスに転送する。表示制
御回路５は、ディスプレイ８の表示レートに合わせた速
度で画像メモリ２から画像データを順次読み出し、ＡＤ
コンバータ７によりアナログ出力に変換し、ディスプレ
イ８にこれを出力して画像の表示を行なう。
【００１８】逆に、画像メモリ２に格納されている画像
データをローカルメモリ１１に格納するためには、以下
の処理を行なう。ホストＣＰＵ９は、画像表示装置１３
に対して画像データが格納されている画像メモリ２のア
ドレスを指示し、その画像データを読み出すよう指示す
る。画像表示装置１３は、転送制御回路１を起動して、
バス１５を用いて画像メモリ２から画像データを読み出
すと同時に、その読み出された画像データを、バス１２
を使用して画像データ用ＦＩＦＯ４に転送する。その
後、ホストＣＰＵ９は、ホストＤＭＡ回路１０を使用し
て、画像データ用ＦＩＦＯ４の画像データをローカルメ
モリ１１に転送する。
データをローカルメモリ１１に格納するためには、以下
の処理を行なう。ホストＣＰＵ９は、画像表示装置１３
に対して画像データが格納されている画像メモリ２のア
ドレスを指示し、その画像データを読み出すよう指示す
る。画像表示装置１３は、転送制御回路１を起動して、
バス１５を用いて画像メモリ２から画像データを読み出
すと同時に、その読み出された画像データを、バス１２
を使用して画像データ用ＦＩＦＯ４に転送する。その
後、ホストＣＰＵ９は、ホストＤＭＡ回路１０を使用し
て、画像データ用ＦＩＦＯ４の画像データをローカルメ
モリ１１に転送する。
【００１９】また、ローカルメモリ１１に格納されてい
る圧縮済みの画像データを表示するために、以下の動作
を行なう。ホストＣＰＵ９は、ホストＤＭＡ回路１０を
起動し、ローカルメモリ１１に格納されている圧縮済み
画像データを圧縮データ用ＦＩＦＯ６に転送し、画像表
示装置１３に対して伸長処理を行なうよう指示する。画
像表示装置１３は、圧縮伸長回路３を用いて、圧縮デー
タ用ＦＩＦＯ６に転送された圧縮済みの画像データを伸
長する。次に転送制御回路１は、バス１２を用いて圧縮
伸長回路３からこの伸長された画像データを読み出すと
同時に、バス１５を用いて、この画像データを画像メモ
リ２の所定のアドレスに転送する。
る圧縮済みの画像データを表示するために、以下の動作
を行なう。ホストＣＰＵ９は、ホストＤＭＡ回路１０を
起動し、ローカルメモリ１１に格納されている圧縮済み
画像データを圧縮データ用ＦＩＦＯ６に転送し、画像表
示装置１３に対して伸長処理を行なうよう指示する。画
像表示装置１３は、圧縮伸長回路３を用いて、圧縮デー
タ用ＦＩＦＯ６に転送された圧縮済みの画像データを伸
長する。次に転送制御回路１は、バス１２を用いて圧縮
伸長回路３からこの伸長された画像データを読み出すと
同時に、バス１５を用いて、この画像データを画像メモ
リ２の所定のアドレスに転送する。
【００２０】逆に、画像メモリ２に格納されている画像
データを圧縮し、ローカルメモリ１１に格納するために
は、以下の処理を行なう。ホストＣＰＵ９は、画像表示
装置１３に対して画像データを圧縮することを指示す
る。画像表示装置１３は、転送制御回路１を用いて画像
メモリ２に格納されている所定の領域の画像データをバ
ス１５を通じて読み出すと同時に、バス１２を通じて圧
縮伸長回路３にその画像データを転送する。圧縮伸長回
路３は、画像データを圧縮し、これを圧縮データ用ＦＩ
ＦＯ６に転送する。その後、ホストＣＰＵ９は、ホスト
ＤＭＡ回路１０を用いて、圧縮データ用ＦＩＦＯ６の圧
縮済みの画像データをローカルメモリ１１に転送する。
データを圧縮し、ローカルメモリ１１に格納するために
は、以下の処理を行なう。ホストＣＰＵ９は、画像表示
装置１３に対して画像データを圧縮することを指示す
る。画像表示装置１３は、転送制御回路１を用いて画像
メモリ２に格納されている所定の領域の画像データをバ
ス１５を通じて読み出すと同時に、バス１２を通じて圧
縮伸長回路３にその画像データを転送する。圧縮伸長回
路３は、画像データを圧縮し、これを圧縮データ用ＦＩ
ＦＯ６に転送する。その後、ホストＣＰＵ９は、ホスト
ＤＭＡ回路１０を用いて、圧縮データ用ＦＩＦＯ６の圧
縮済みの画像データをローカルメモリ１１に転送する。
【００２１】本実施例では、画像データ用ＦＩＦＯ４と
圧縮伸長回路３を接続するバス１２と画像メモリ用バス
１５を独立に備え、これらのバス１２，１５を転送制御
回路１で結ぶことにより、転送制御回路１がリードサイ
クルとライトサイクルを同時に実行できるようにしてい
る。図２は、図１において、画像データ用ＦＩＦＯ４→
画像メモリ２の画像データを転送する際のバス１２と画
像メモリ用のバス１５のメモリサイクルを示す説明図で
ある。
圧縮伸長回路３を接続するバス１２と画像メモリ用バス
１５を独立に備え、これらのバス１２，１５を転送制御
回路１で結ぶことにより、転送制御回路１がリードサイ
クルとライトサイクルを同時に実行できるようにしてい
る。図２は、図１において、画像データ用ＦＩＦＯ４→
画像メモリ２の画像データを転送する際のバス１２と画
像メモリ用のバス１５のメモリサイクルを示す説明図で
ある。
【００２２】図２に示すようにデータのリードサイクル
とライトサイクルを各々別のバス１２とバス１５を用い
て同時に実行することにより、同じサイクルスピードの
メモリを使用した従来の構成と比較して、ほぼ１／２の
時間データを転送することができる。また、画像メモリ
２→画像データ用ＦＩＦＯ４，圧縮伸長回路３→画像メ
モリ２、画像メモリ２→圧縮伸長回路３の転送も、同様
に同時に高速で行うことが可能となる。
とライトサイクルを各々別のバス１２とバス１５を用い
て同時に実行することにより、同じサイクルスピードの
メモリを使用した従来の構成と比較して、ほぼ１／２の
時間データを転送することができる。また、画像メモリ
２→画像データ用ＦＩＦＯ４，圧縮伸長回路３→画像メ
モリ２、画像メモリ２→圧縮伸長回路３の転送も、同様
に同時に高速で行うことが可能となる。
【００２３】
【発明の効果】以上の説明で明らかなように、本発明の
画像表示装置によれば、画像データの転送用メモリと圧
縮伸長回路の一方または両方を接続するためのバスと、
画像メモリ用バスを独立に備え、これらのバスを転送制
御回路で結び、リードサイクルとライトサイクルを同時
に実行可能な構成としたので、画像メモリと画像データ
の転送用メモリ間並びに画像メモリと圧縮伸長回路間の
一方または両方のデータの転送を高速に行うことができ
る。このため、ホストコンピュータから画像データを画
像メモリに表示するために必要な時間や、画像メモリに
格納されている画像データをホストコンピュータに転送
するために必要な時間や、圧縮データを伸長する際に圧
縮伸長回路から画像メモリに伸長されたデータを転送す
るために必要な時間や、画像データを圧縮する際に画像
メモリから画像データを圧縮伸長回路に転送するために
必要な時間を、短縮することができる。
画像表示装置によれば、画像データの転送用メモリと圧
縮伸長回路の一方または両方を接続するためのバスと、
画像メモリ用バスを独立に備え、これらのバスを転送制
御回路で結び、リードサイクルとライトサイクルを同時
に実行可能な構成としたので、画像メモリと画像データ
の転送用メモリ間並びに画像メモリと圧縮伸長回路間の
一方または両方のデータの転送を高速に行うことができ
る。このため、ホストコンピュータから画像データを画
像メモリに表示するために必要な時間や、画像メモリに
格納されている画像データをホストコンピュータに転送
するために必要な時間や、圧縮データを伸長する際に圧
縮伸長回路から画像メモリに伸長されたデータを転送す
るために必要な時間や、画像データを圧縮する際に画像
メモリから画像データを圧縮伸長回路に転送するために
必要な時間を、短縮することができる。
【図１】本発明の一実施例を示すブロック図
【図２】上記実施例のデータ転送の動作説明図
【図３】画像表示装置の従来例を示すブロック図
【図４】上記従来例のデータ転送の動作説明図
１…転送制御回路 ２…画像メモリ ３…圧縮伸長回路 ４…画像データ用ＦＩＦＯ ５…表示制御回路 ６…圧縮データ用ＦＩＦＯ ７…ＡＤコンバータ ８…ディスプレイ ９…ホストコンピュータのＣＰＵ（ホストＣＰＵ） １０…ホストＤＭＡ回路 １１…ローカルメモリ １２…画像データ用ＦＩＦＯと圧縮伸長回路用のバス １３…画像表示装置 １４…ホストコンピュータ １５…画像メモリ用のバス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 15/66 Ｊ 8420−5Ｌ ３３０ Ａ 8420−5Ｌ Ｇ１１Ｃ 7/00 ３１２ Ｂ 6741−5Ｌ
Claims (1)
- 【請求項１】 表示用の画像メモリと、圧縮伸長回路お
よび／またはホストコンピュータとの画像データの転送
用メモリとを具備し、ホストコンピュータに接続され、
前記ホストコンピュータの指示により、画像の表示およ
び／または画像の圧縮、伸長等の機能を実行する画像表
示装置において、 前記圧縮伸長回路および／または前記転送用メモリに接
続されるバスと前記画像メモリに接続されるバスを各々
独立に具備して該各々のバスを転送制御回路で結び、 前記転送用メモリから前記画像メモリに画像データを転
送する際は、前記転送制御回路が前記転送用メモリから
画像データを読み出すと同時に前記画像メモリに前記転
送用メモリから読み出された画像データを書き込み、 前記画像メモリから前記転送用メモリに画像データを転
送する際は、前記転送制御回路が前記画像メモリから画
像データを読み出すと同時に前記転送用メモリに前記画
像メモリから読み出された画像データを書き込み、 前記圧縮伸長回路から前記画像メモリに画像データを転
送する際は、前記転送制御回路が前記圧縮伸長回路から
画像データを読み出すと同時に前記画像メモリに前記圧
縮伸長回路から読み出された画像データを書き込み、 前記画像メモリから前記圧縮伸長回路に画像データを転
送する際は、前記転送制御回路が前記画像メモリから画
像データを読み出すと同時に前記画像メモリから読み出
された画像データを前記圧縮伸長回路に転送することを
特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29941192A JPH06149196A (ja) | 1992-11-10 | 1992-11-10 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29941192A JPH06149196A (ja) | 1992-11-10 | 1992-11-10 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06149196A true JPH06149196A (ja) | 1994-05-27 |
Family
ID=17872216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29941192A Pending JPH06149196A (ja) | 1992-11-10 | 1992-11-10 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06149196A (ja) |
-
1992
- 1992-11-10 JP JP29941192A patent/JPH06149196A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61156358A (ja) | バスコンバータ | |
| JPH10116187A (ja) | マイクロコンピュータ | |
| JPH06149196A (ja) | 画像表示装置 | |
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| JPH05189360A (ja) | データ転送および記憶方式 | |
| JP2695790B2 (ja) | イメージ処理システム | |
| US20060236000A1 (en) | Method and system of split-streaming direct memory access | |
| JP2002264442A (ja) | 画像処理装置 | |
| JPH05257462A (ja) | 画像表示装置 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JP2001195569A (ja) | 画像データ圧縮制御方式 | |
| JPS62243075A (ja) | 画像デ−タ転送装置 | |
| JPH0728740A (ja) | データ転送装置 | |
| JPH0452923A (ja) | データ入出力システム | |
| JP2902709B2 (ja) | 画像処理装置 | |
| JPH02120797A (ja) | 表示装置 | |
| JP2945668B2 (ja) | パイプライン処理装置 | |
| JPS63300363A (ja) | イメ−ジ処理方式 | |
| JPH01282940A (ja) | メモリクリア方式 | |
| JPS63244274A (ja) | 画像処理方式 | |
| JPH0464181A (ja) | イメージデータのラスタ変換装置 | |
| JPH0680478B2 (ja) | イメ−ジメモリのクリア方式 | |
| JPS63147247A (ja) | デ−タフオ−マツトの変換装置 | |
| JPS6353588A (ja) | 表示装置 | |
| JPS61151768A (ja) | Ｄｍａ転送方式 |