JPH061796B2 - 薄膜装置の製造方法 - Google Patents
薄膜装置の製造方法Info
- Publication number
- JPH061796B2 JPH061796B2 JP61164652A JP16465286A JPH061796B2 JP H061796 B2 JPH061796 B2 JP H061796B2 JP 61164652 A JP61164652 A JP 61164652A JP 16465286 A JP16465286 A JP 16465286A JP H061796 B2 JPH061796 B2 JP H061796B2
- Authority
- JP
- Japan
- Prior art keywords
- inorganic insulating
- insulating layer
- thin film
- layer
- film device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は薄膜装置の製造方法に関する。
（従来の技術） 近年、薄膜を用いた表示装置の発展には、めざましいも
のがある。現在、エレクトロルミネセンスや液晶等を用
いた表示装置が商品化されており、表示面積が大きくな
る方向に進んでいる。表示面積が大きくなるに従って、
画表数が多くなり、無機絶縁層を介して上下の配線が交
差する部分が増える。一方、大面積の所に、均一でピン
ホールのない無機絶縁層を形成することは非常に困難で
あり、配線が交差する部分での層間短絡が発生する。
のがある。現在、エレクトロルミネセンスや液晶等を用
いた表示装置が商品化されており、表示面積が大きくな
る方向に進んでいる。表示面積が大きくなるに従って、
画表数が多くなり、無機絶縁層を介して上下の配線が交
差する部分が増える。一方、大面積の所に、均一でピン
ホールのない無機絶縁層を形成することは非常に困難で
あり、配線が交差する部分での層間短絡が発生する。
この対策として従来、第４図に示すように、基板(1)上
の第１導体層(2)として例えばタンタルのような陽極酸
化の可能あ金属を用いてこの表面に陽極酸化膜(3)を形
成し、更にこの上に無機絶縁層(4)と第２導体層(5)を順
次積層させている。
の第１導体層(2)として例えばタンタルのような陽極酸
化の可能あ金属を用いてこの表面に陽極酸化膜(3)を形
成し、更にこの上に無機絶縁層(4)と第２導体層(5)を順
次積層させている。
また他の方法としては、第５図に示すよに、基板(10)上
の第１導体層(11)として同じく陽極酸化の可能な金属を
用い、この上に無機絶縁層(12)を形成した後、陽極酸化
処理を施してピンホール(13)の部分だけに陽極酸化膜(1
4)を形成し、更にこの上に第２導体層(15)を形成させて
いるものがある。
の第１導体層(11)として同じく陽極酸化の可能な金属を
用い、この上に無機絶縁層(12)を形成した後、陽極酸化
処理を施してピンホール(13)の部分だけに陽極酸化膜(1
4)を形成し、更にこの上に第２導体層(15)を形成させて
いるものがある。
（発明が解決しようとする問題点） しかしいずれの方法も、陽極酸化を行うため、使用可能
な金属が限定され、使用してよい材料が制約されるとと
もに、工程が複雑になる等の欠点を有する。
な金属が限定され、使用してよい材料が制約されるとと
もに、工程が複雑になる等の欠点を有する。
この発明は、金属材料を選ばず且つ簡単な工程で、層間
絶縁膜のピンホールをなくし、高い歩留まりの得られる
薄膜装置の製造方法である。
絶縁膜のピンホールをなくし、高い歩留まりの得られる
薄膜装置の製造方法である。
（問題点を解決するための手段） この発明は、基板上に形成された第１導体層上に少なく
とも第１無機絶縁層と第２無機絶縁層とを介して配置さ
れた第２導体層とを備えた薄膜装置の製造方法であっ
て、前記第無機絶縁層形成後に前記第１無機絶縁層の表
面のごみや異常成長部分を除去する表面処理工程と、前
記第１無機絶縁層上に第２無機絶縁層を形成する工程と
を備えたことを特徴としている。
とも第１無機絶縁層と第２無機絶縁層とを介して配置さ
れた第２導体層とを備えた薄膜装置の製造方法であっ
て、前記第無機絶縁層形成後に前記第１無機絶縁層の表
面のごみや異常成長部分を除去する表面処理工程と、前
記第１無機絶縁層上に第２無機絶縁層を形成する工程と
を備えたことを特徴としている。
（作用） 例えばブラシスクラバーを用いた機械的な表面処理によ
り、簡単にピンホールがなくなり且つ導体層の材料を選
択する必要がない。
り、簡単にピンホールがなくなり且つ導体層の材料を選
択する必要がない。
（実施例） 以下、この発明の実施例について、薄膜装置が薄膜トラ
ンジスタ（以後TFTと称す）アレイである場合を例にあ
げ、図面を参照して詳細に説明する。
ンジスタ（以後TFTと称す）アレイである場合を例にあ
げ、図面を参照して詳細に説明する。
第２図は、この実施例を適用するTFTアレイの数画素分
を示す平面図である。同図からわかるように、ゲート線
(20)と信号線(21)は直交しており、これらの線で囲まれ
た領域にはTFT(22)及びこれに接続する画数電極(23)が
形成されている。
を示す平面図である。同図からわかるように、ゲート線
(20)と信号線(21)は直交しており、これらの線で囲まれ
た領域にはTFT(22)及びこれに接続する画数電極(23)が
形成されている。
第３図は、第２図のＡ−Ｂ線を矢印方向にみたときの断
面図である。同図において、例えばガラスからなる基板
(30)上に順次、第１導体層(31)としてゲート電極、更に
これを覆うように無機絶縁層(32)としてゲート絶縁膜が
形成されている。そして無機絶縁層(32)上の第１導体層
(31)に対応する位置に、例えばアルモルファスシリコン
からなる半導体層(33)が形成され、更に第２導体層(34)
として半導体層(33)を挟むようにソース電極(35)とドレ
イン電極(36)、及びソース電極(35)に接続する画素電極
(37)が形成されている。なおソース及びドレイン電極(3
5)，(36)と半導体層(33)との間には、例えばリを含んだ
アモルファスシリコンからなるオーミックコンタクト層
(38)が介在している。
面図である。同図において、例えばガラスからなる基板
(30)上に順次、第１導体層(31)としてゲート電極、更に
これを覆うように無機絶縁層(32)としてゲート絶縁膜が
形成されている。そして無機絶縁層(32)上の第１導体層
(31)に対応する位置に、例えばアルモルファスシリコン
からなる半導体層(33)が形成され、更に第２導体層(34)
として半導体層(33)を挟むようにソース電極(35)とドレ
イン電極(36)、及びソース電極(35)に接続する画素電極
(37)が形成されている。なおソース及びドレイン電極(3
5)，(36)と半導体層(33)との間には、例えばリを含んだ
アモルファスシリコンからなるオーミックコンタクト層
(38)が介在している。
次に第１図を用いて、この発明の一実施例について説明
する。まず第１図(a)に示すように基板(30)上に例えばC
rからなる第１．導体層(31)を約1500Åの厚さに形成す
る。次に、無機絶縁層(32)を例えばプラズマCVD法によ
り、複数回例えば２回の段階に分けて形成する。即ち、
最初に第１図(b)に示すように、第１導体層(31)を覆う
ように例えばSiO2からなる第１無機絶縁層(321)を約150
0Åの厚さに形成する。次に第１無機絶縁層(321)上に機
械的な表面処理として、例えばブラシスクラバー或いは
ジェットスクラバー等により第１無機絶縁層(321)につ
いたごみや、異常成長部分の取り除きを行う。続いて、
第１図(c)に示すように、第１無機絶縁層(321)上に例え
ばSiO2からなる第２無機絶縁層(322)約1500Åの厚さに
形成し、更にこうして形成が完了した無機絶縁層(32)上
に順次厚さ約3000Åの半導体層(33)、厚さ約500Åのオ
ーミックコンタクト層(38)を例えばプラズマCVD法によ
り形成する。なお半導体層(33)とオーミックコンタクト
層(38)は、１図(d)に示すように、フォトレジスト(40)
を用いて所定のパターンにする。次にフォトレジスト(4
0)を剥離した後、第１図(e)に示すように、例えばＩＴ
Ｏ（Indium Tin Oxide）からなる画素電極(37)を約1000
Åの厚さに例えばスパッタリングにより形成し、フォト
レジスト(41)を用いて所定のパターンにする。続いてフ
ォトレジスト(41)を剥離した後、例えばAlをスパッタリ
ング法で約１μmの厚さに堆積し、その後フォトレジス
トを用いて第１図(f)に示すように、所定のパターンに
ソース及びドレイン電極(35)，(36)を形成するととも
に、このソース及びドレイン電極35)，(36)をマスクに
してオーミックコンタクト層(38)の一部をエッチングす
る。こうして所望の薄膜装置が得られる。
する。まず第１図(a)に示すように基板(30)上に例えばC
rからなる第１．導体層(31)を約1500Åの厚さに形成す
る。次に、無機絶縁層(32)を例えばプラズマCVD法によ
り、複数回例えば２回の段階に分けて形成する。即ち、
最初に第１図(b)に示すように、第１導体層(31)を覆う
ように例えばSiO2からなる第１無機絶縁層(321)を約150
0Åの厚さに形成する。次に第１無機絶縁層(321)上に機
械的な表面処理として、例えばブラシスクラバー或いは
ジェットスクラバー等により第１無機絶縁層(321)につ
いたごみや、異常成長部分の取り除きを行う。続いて、
第１図(c)に示すように、第１無機絶縁層(321)上に例え
ばSiO2からなる第２無機絶縁層(322)約1500Åの厚さに
形成し、更にこうして形成が完了した無機絶縁層(32)上
に順次厚さ約3000Åの半導体層(33)、厚さ約500Åのオ
ーミックコンタクト層(38)を例えばプラズマCVD法によ
り形成する。なお半導体層(33)とオーミックコンタクト
層(38)は、１図(d)に示すように、フォトレジスト(40)
を用いて所定のパターンにする。次にフォトレジスト(4
0)を剥離した後、第１図(e)に示すように、例えばＩＴ
Ｏ（Indium Tin Oxide）からなる画素電極(37)を約1000
Åの厚さに例えばスパッタリングにより形成し、フォト
レジスト(41)を用いて所定のパターンにする。続いてフ
ォトレジスト(41)を剥離した後、例えばAlをスパッタリ
ング法で約１μmの厚さに堆積し、その後フォトレジス
トを用いて第１図(f)に示すように、所定のパターンに
ソース及びドレイン電極(35)，(36)を形成するととも
に、このソース及びドレイン電極35)，(36)をマスクに
してオーミックコンタクト層(38)の一部をエッチングす
る。こうして所望の薄膜装置が得られる。
この実施例では、無機絶縁層(32)の形成の際の各段階の
間、即ち第１無機絶縁層(321)を形成した後の機械的な
表面処理により、第１無機絶縁層(321)上のごみや異状
成長部分が除去されるので、無機絶縁層(32)にこれらに
起因して発生するピンホールがなくなった。この結果、
第１導体層(31)に連なったゲート線(20)ドレイン電極(3
6)に連なった信号線(21)との間に、無機絶縁層(32)のピ
ンホールによる短絡がなくなり、TFTアレイが高い歩留
まりで製造できるようになった。
間、即ち第１無機絶縁層(321)を形成した後の機械的な
表面処理により、第１無機絶縁層(321)上のごみや異状
成長部分が除去されるので、無機絶縁層(32)にこれらに
起因して発生するピンホールがなくなった。この結果、
第１導体層(31)に連なったゲート線(20)ドレイン電極(3
6)に連なった信号線(21)との間に、無機絶縁層(32)のピ
ンホールによる短絡がなくなり、TFTアレイが高い歩留
まりで製造できるようになった。
なお、ここでは薄膜装置がTFTアレイである場合につい
て述べたが、これが限らず、層間無機絶縁膜を有する装
置であればこの発明は適用可能である。また無機絶縁層
(32)は２段階に分けて形成したが、これに限らず、異な
る材料からなる層を何段階かに分けて形成したものであ
ってもよい。
て述べたが、これが限らず、層間無機絶縁膜を有する装
置であればこの発明は適用可能である。また無機絶縁層
(32)は２段階に分けて形成したが、これに限らず、異な
る材料からなる層を何段階かに分けて形成したものであ
ってもよい。
以上要するに、この発明は導体層間の無機絶縁層を複数
回の段階に分けて形成し、各段階の間に機械的な表面処
理を入れているので、この無機絶縁層に発生するピンホ
ールが少なくなり、性能のよい薄膜装置が得られる。
回の段階に分けて形成し、各段階の間に機械的な表面処
理を入れているので、この無機絶縁層に発生するピンホ
ールが少なくなり、性能のよい薄膜装置が得られる。
第１図はこの発明の一実施例を示す工程断面図、第２図
はこの発明を適用するTFTアレイの一例を示す平面図、
第３図は第２図のＡ−Ｂ線を矢印方向からみたときの断
面図、第４図と第５図は従来の薄膜装置の製造方法の一
例を示す断面図である。 (30)…基板 (31)…第１導体層 (32)…無機絶縁層 (34)…第２導体層
はこの発明を適用するTFTアレイの一例を示す平面図、
第３図は第２図のＡ−Ｂ線を矢印方向からみたときの断
面図、第４図と第５図は従来の薄膜装置の製造方法の一
例を示す断面図である。 (30)…基板 (31)…第１導体層 (32)…無機絶縁層 (34)…第２導体層
フロントページの続き (56)参考文献 特開 昭51−36082（ＪＰ，Ａ) 特開 昭51−9259（ＪＰ，Ａ) 特開 昭61−97946（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板上に形成された第１導体層上に少なく
とも第１無機絶縁層と第２無機絶縁層とを介して配置さ
れた第２導体層とを備えた薄膜装置の製造方法であっ
て、 前記第１無機絶縁層形成後に前記第１無機絶縁層の表面
のごみや異常成長部分を除去する表面処理工程と、 前記第１無機絶縁層上に第２無機絶縁層を形成する工程
とを備えたことを特徴とする薄膜装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61164652A JPH061796B2 (ja) | 1986-07-15 | 1986-07-15 | 薄膜装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61164652A JPH061796B2 (ja) | 1986-07-15 | 1986-07-15 | 薄膜装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6320852A JPS6320852A (ja) | 1988-01-28 |
| JPH061796B2 true JPH061796B2 (ja) | 1994-01-05 |
Family
ID=15797247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61164652A Expired - Lifetime JPH061796B2 (ja) | 1986-07-15 | 1986-07-15 | 薄膜装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061796B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519259A (en) * | 1974-07-12 | 1976-01-24 | Hitachi Ltd | Haisensono hogohoho |
| JPS583377B2 (ja) * | 1974-09-21 | 1983-01-21 | 三菱電機株式会社 | ハンドウタイソウチ ノ セイゾウホウホウ |
| JPS6197946A (ja) * | 1984-10-19 | 1986-05-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1986
- 1986-07-15 JP JP61164652A patent/JPH061796B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6320852A (ja) | 1988-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4180575B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JP2002076366A (ja) | 薄膜トランジスタ、多層膜構造、薄膜トランジスタの製造方法、および多層膜構造の製造方法 | |
| JPH0580650B2 (ja) | ||
| JPH10111518A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JPH06160902A (ja) | 液晶表示装置 | |
| JPH08184853A (ja) | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板 | |
| JPS60261174A (ja) | マトリツクスアレ− | |
| JPH0587029B2 (ja) | ||
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JPH061796B2 (ja) | 薄膜装置の製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH03114028A (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JP3537938B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| JPH0568708B2 (ja) | ||
| JPH09101542A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR100193650B1 (ko) | 액정 표시 소자의 박막 트랜지스터 제조방법 | |
| JP2506211B2 (ja) | 薄膜トランジスタ | |
| JPH0627981B2 (ja) | アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法 | |
| KR0175384B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |