JPH0618276B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0618276B2
JPH0618276B2 JP63285048A JP28504888A JPH0618276B2 JP H0618276 B2 JPH0618276 B2 JP H0618276B2 JP 63285048 A JP63285048 A JP 63285048A JP 28504888 A JP28504888 A JP 28504888A JP H0618276 B2 JPH0618276 B2 JP H0618276B2
Authority
JP
Japan
Prior art keywords
thin layer
titanium oxide
layer
barrier
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63285048A
Other languages
English (en)
Other versions
JPH02130959A (ja
Inventor
康二 大塚
博一 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP63285048A priority Critical patent/JPH0618276B2/ja
Priority to US07/427,734 priority patent/US5081510A/en
Priority to DE68917558T priority patent/DE68917558T2/de
Priority to EP19930115576 priority patent/EP0579286A3/en
Priority to EP89120211A priority patent/EP0368127B1/en
Priority to KR1019890015796A priority patent/KR930004717B1/ko
Publication of JPH02130959A publication Critical patent/JPH02130959A/ja
Priority to US07/640,032 priority patent/US5112774A/en
Publication of JPH0618276B2 publication Critical patent/JPH0618276B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738Schottky barrier electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/62Electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/64Electrodes comprising a Schottky barrier to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/043Manufacture or treatment of planar diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/051Manufacture or treatment of Schottky diodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/139Schottky barrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/14Schottky barrier contacts
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/934Sheet resistance, i.e. dopant parameters

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシヨツトキバリア及び/又はpn接合を含む高
耐圧半導体装置に関する。
〔従来の技術〕
シヨツトキバリア半導体装置やpn接合半導体装置の高
耐圧化構造として、フイールドプレート構造、フイール
ドリミツテイングリング構造あるいはこれらの組合せ構
造が広く採用されている。これらの高耐圧化構造は、主
たる整流障壁(シヨツトキバリアとpn接合が代表的な
もの)の周辺部での耐圧を中央部での耐圧(いわゆるバ
ルク耐圧)に近づけることをねらつたものである。しか
し、長年に渡る多大な努力にもかかわらず、バルク耐圧
に近い耐圧を比較的簡単な構造及び製法のもとで安定か
つ確実に得ることには成功していない。
本願発明者等は、この問題を解決できる構造として、抵
抗性シヨツトキバリアフイールドプレート(Resistive
Schottky Barrier Field Plate、略してRESP)と呼
んでいる構造を提案し、シヨツトキバリア半導体装置に
適用したものを特願昭62−307196として、pn
接合半導体装置に適用したものを特願昭63−8017
3としてそれぞれ出願した。これらの出願の実施例にお
いて、RESPは半導体領域上に形成したTi(チタ
ン)薄膜を酸化したチタン酸化物薄層で形成されてお
り、そのシート抵抗は全体的に均一である。RESP構
造においては、逆電圧印加時にRESPに逆電流が流れ
て電位勾配が形成され、この電位勾配によつて主たる整
流障壁の周縁部での電界集中が緩和され、バルク耐圧に
近い高耐圧が安定かつ確実に得られる。絶縁物の上部に
延在させたフイールドプレートを高抵抗層で形成した構
造、いわゆる抵抗性フイールドプレート構造が知られて
いる。RESP構造はフイールドプレートを高抵抗層で
形成する点において従来の抵抗性フイールドプレート構
造と共通している。しかしRESP構造は、RESPが
半導体領域上に直接に接触してシヨツトキバリアを形成
している点に基づいて、高耐圧化、高温での耐圧特性の
安定性、信頼性のいずれの面でも従来の抵抗性フイール
ドプレート構造を大きく上回る好結果を得ることができ
る。
〔発明が解決しようとする課題〕
RESP構造では、逆電圧印加時にRESPの外周縁で
1次ブレークダウンと呼べるブレークダウン現象が発生
することが多い。この1次ブレークダウンに伴う逆電流
は、RESPの抵抗値による制限を受けて、耐圧低下を
持たらさない程度の微小電流に留まる。しかし、1次ブ
レークダウンは、逆電流レベルの増大を持たらすので、
望ましい現象ではない。
上述のような問題は、特公昭49−41463号公報に
記載されているように、ショットキバリア電極の周囲
に、テーパを有し且つショットキバリア効果を有する抵
抗層を形成することである程度解決される。
しかし、テーパを有する抵抗層を形成することは極めて
困難である。また、ショットキバリア電極と抵抗層とを
良好且つ容易に接続するために困難を伴なう。
そこで、本発明の目的は、逆電流を低減することができ
ると共に極めて容易に製造することができるRESP構
造の半導体装置を提供することにある。
[課題を解決するための手段] 上記の目的を達成するための本発明は、半導体領域と、
電極を備えて前記半導体領域との間に整流障壁を形成す
るための整流障壁形成手段と、前記電極を包囲するよう
に前記半導体領域上に配置され、かつ前記電極に電気的
に接続され、かつ前記電極のシート抵抗より大きい10
kΩ/□以上のシート抵抗を有し、かつ前記半導体領域
との間にショットキバリアを生じさせるように形成され
ている第1の薄層と、前記第1の薄層を包囲するように
前記半導体領域上に配置され、かつ前記第1の薄層に電
気的に接続され、かつ前記第1の薄層より大きいシート
抵抗を有し、かつ前記半導体領域との間にショットキバ
リアを生じさせるように形成されている第2の薄層とを
備え、前記第1の薄層は金属酸化物の層から成り、前記
第2の薄層は前記第1の薄層と同一の金属酸化物の層か
ら成り、かつ前記第1の薄層と実質的に同一の厚さを有
し、かつ前記第1の薄層よりも強く酸化されていること
を特徴とする半導体装置に係わるものである。
なお、請求項2に示すようにショットキバリア半導体装
置を構成する場合には、ショットキバリア電極とRES
Pとしての第1の薄層との接続を容易にし、かつ第1及
び第2の薄層の形成を容易にするために、ショットキバ
リア電極を第1及び第2の金属層とし、第1及び第2の
薄層と第1の金属層と同一の金属の酸化物とすることが
望ましい。
〔第1の実施例〕 本発明の第1の実施例に係わる高速整流用シヨツトキバ
リアダイオードを第1図〜第4図に基づいて説明する。
第1図及び第2図において、GaAs(砒化ガリウム)か
ら成る半導体基板1は、n+形領域2の上にエピキシヤ
ル成長により高抵抗のn形領域3を形成したものであ
る。n+形領域2の厚さは約300μm、不純物濃度は
約2×1018cm-3である。n形領域3の厚さは約15μ
m、不純物濃度は約1.8×1015cm-3である。n形領
域3の上面にはバリア電極4が形成されている。バリア
電極4は、厚さ約50Å(0.005μm)と極薄のT
i薄層5と、厚さ約2μmのAl(アルミニウム)層6と
から成る。バリア電極4を隣接かつ包囲するようにn形
領域3上に第1〜第4のチタン酸化物薄層7a〜7dが
順に形成されている。チタン酸化物薄層7a〜7dの厚
さは正確にはわからないが、Ti薄層5の厚さの1.5
倍程度であると思われる。チタン酸化物薄層7a、7
b、7c、7dのシート抵抗は、それぞれ約100MΩ
/□、約300MΩ/□、約1000MΩ/□、約50
000MΩ/□である。第1〜第3のチタン酸化物薄層
7a、7b、7cはn形領域3との間にシヨツトキバリ
アを形成しており、前述のRESPとして働く。第4の
チタン酸化物薄層7dは、RESPとしての働きも皆無
ではないように観察されるが、主として表面を安定化さ
せる絶縁膜であると考えられる。チタン酸化物薄層7a
〜7dを被覆する保護膜としてプラズマCDで成長させ
たシリコン酸化膜8が形成されている。チタン酸化物薄
層7a〜7dに対するシリコン酸化膜8の接着性は非常
に良好であり、チタン酸化物薄層7dを設けるのは表面
安定化とともにシリコン酸化膜8のはがれ防止のためで
ある。バリア電極4の上には、Ti層にAl層を重ねた接
続用電極9がアノード電極として形成されている。な
お、第2図ではシリコン酸化膜8と接続用電極9が省略
されている。n+形領域2の下面には、Au(金)−Ge
(ゲルマニウム)合金層にAAu層を重ねたオーミツク電
極10がカソード電極として形成されている。オーミツ
ク電極10を正、接続用電極9を負とする逆電圧を印加
したときの空乏層11の拡がりの様子を第1図に破線で
模式的に描いている。第2図に示す各部の寸法を例示す
ると次の通りである。バリア電極4の幅eは約900μ
m、チタン酸化物薄層7a、7b、7cの幅a、b、c
はそれぞれ約40μm、約30μm、約20μm、チタ
ン酸化物薄層7cとn形領域3の端縁との幅d(チタン
酸化物薄層7dの幅)は約140μmである。
第3図(A)(B)は、チタン酸化物薄層7a〜7dを形成す
る方法を説明するためのものである。まず第3図(A)に
示すように、n形領域3の上面にTi薄層12とA層13
が連続蒸着により形成され、Al層13の一部をフオト
エツチング工程で除去する。これにより、チタン酸化物
薄層7dを形成すべき位置にTi薄層12の一部が露出
し、Ti薄層12の残部はAl層13によつて被覆されて
いる。
次に、空気中のような酸化雰囲気中で第1の熱処理を行
うと、第3図(B)に示すように、Ti薄層12の露出部は
酸化されてチタン酸化物薄層7dとなる。Ti薄層の残
部12aは、Al層13によつてマスクされているので
酸化されない。以下は図示しないが、同様の工程を繰り
返す。すなわち、Al層13aを除去した後に、第1の
熱処理よりも低温あるいは短時間として酸化程度を低く
した第2の熱処理を行い、チタン酸化物薄層7cを形成
する。更にAl層13bを除去した後に、第2の熱処理
よりも酸化程度を低くした第3の熱処理を行い、チタン
酸化物薄層7bを形成する。更にAl層13cを除去し
た後に、第3の熱処理よりも酸化程度を低くした第4の
熱処理を行い、チタン酸化物薄層7aを形成する。最外
周の第4のチタン酸化物薄層7dは、第1の酸化処理を
Ti薄層が十分に酸化されるように行つているため、完
全な絶縁層と見なせるレベルのチタン酸化物になつてお
り、その組成はTiO2に極めて近いと考えられる。第1、
第2及び第3のチタン酸化物薄層7a、7b、7cは、
不完全に酸化されたチタン酸化物で、半絶縁層あるいは
高抵抗層と呼ぶのがふさわしいレベルのシート抵抗を有
する。換言すると、チタン酸化物薄層7a、7b、7c
は、酸素プアーなチタン酸化物TiOx(x<2)であると
考えられる。なお、バリア電極4のシート抵抗は約0.
05Ω/□、酸化前のTi薄層12のシート抵抗は約2
00Ω/□である。
第1図のシヨツトキバリアダイオードでは200V以上
の耐圧(バルク耐圧にかなり近い高耐圧)が高い歩留り
で得られる。このシヨツトキバリアダイオードをスイツ
チング周波数1MHzの高周波スイツチングレギユレータ
の整流ダイオードとして使用したところ、極めて良好な
高速応答性が確認され、かつ整流ノイズの発生が極めて
少ないことも確認された。
第4図は、シヨツトキバリアダイオードの逆電圧−逆電
流特性を模式的に示すもので、曲線Iが本発明に従う第
1図のシヨツトキバリアダイオードのものである。曲線
Iでは、領域Aで1次ブレークダウンが見られるが、こ
れによる逆電流の増加は少なく、高耐圧かつ低逆電流の
特性が得られている。曲線Iとして1次ブレークダウン
が微かに認められる例を示しているが、1次ブレークダ
ウンが全く認められないことも多い。第4図の曲線II、
IIIは比較のために示したもので、チタン酸化物薄層7
a、7b、7cのシート抵抗値が同一の場合のものであ
る。曲線IIはチタン酸化物薄層のシート抵抗を低く設定
したときのもので、耐圧は曲線Iより少し劣る程度であ
るが、領域Bの1次ブレークダウンにより逆電流が大き
く増加している。曲線IIIはチタン酸化物薄層のシート
抵抗を高く設定したときのもので、1次ブレークダウン
は起こらないが、耐圧の低下が目立つ。このように、チ
タン酸化物薄層7a、7b、7cのシート抵抗値が同一
である限り、このシート抵抗値をいかに調整しようと
も、曲線Iに匹敵するような高耐圧かつ低逆電流の特性
は得られない。
また、第4図の曲線IIに示すように、チタン酸化物薄層
7a、7b、7cのシート抵抗が同一であつても、逆電
流は大きくなるものの、高耐圧は得られる。しかし、所
定の耐圧を得るのに必要なチタン酸化物薄層7a、7
b、7cの幅(第2図のb+c+d)は、本発明に係わ
る曲線Iの場合よりかなり大きくなる。このように、本
発明に従うシヨツトキバリアダイオードは、半導体チツ
プの小形化を図ることができ、高価な半導体基板1の使
用量を削減してコストダウンを図ることができる。
〔第2実施例〕 次に、本発明の第2の実施例に係わる高速整流用シヨツ
トキバリアダイオードを第5図に基づいて説明する。た
だし、第5図及び後に説明する第6図において、第1図
と共通する部分には同一の符号を付してその説明を省略
する。
第5図のシヨツトキバリアダイオードでは、チタン酸化
物薄層のシート抵抗が3段階に変化している。すなわ
ち、チタン酸化物薄層7e、7f、7gのシート抵抗は
それぞれ約200MΩ/□、約1000MΩ/□、約5
0000MΩ/□である。RESPとしてのチタン酸化
物薄層はチタン酸化物薄層7e及び7fで、チタン酸化
物薄層7gは第1図のチタン酸化物薄層7dと同じ役割
を果す。チタン酸化物薄層7e、7f、7gの幅はそれ
ぞれ約80μm、約30μm、約140μmである。T
i薄層5a、5bはいずれもシート抵抗が約200Ω/
□、幅が約20μmで、n形領域3との間にシヨツトキ
バリアを形成している。Ti薄層5aは、バリア電極4
に対する補助的バリア電極と見なせるもので、Ti薄層
5aがチタン酸化物薄層7eとバリア電極4の間に介在
することにより、特に超高速動作次の耐圧特性が向上す
る。Ti薄層5aに相当する補助的バリア電極のシート
抵抗は20Ω/□〜100kΩ/□が望ましい。チタン
酸化物薄層7e、7fの間に介在するTi薄層5bは、
実質的に等電位領域として働き、逆電圧印加時のチタン
酸化物薄層7e、7fの電位分布を安定させ、高耐圧化
を確実なものとする。接続用電極9の外周部9aは、チ
タン酸化物薄層7eの上部に延在してフイールドプレー
トとなつている。
なお、チタン酸化物薄層7eからTi薄層5bにかけて
の部分では、シート抵抗がバリア電極4から遠ざかるに
つれて低くなる傾向を有する。しかし、チタン酸化物薄
層7eの内周縁からチタン酸化物薄層7fの外周縁まで
を全体的に見れば、バリア電極4から遠ざかるにつれて
シート抵抗が高くなる傾向を有する。ただし、Ti薄層
5bは、チタン酸化物薄層7e、7fを電気的に接続す
るためのバリア電極と見なすのが妥当であり、RESP
の一部と見るべきではない。
〔第3の実施例〕 第6図は、本発明の第3の実施例に係わる高速整流用シ
ヨツトキバリアダイオードを示すものである。この実施
例では、チアン酸化物薄層7hとチタン酸化物薄層7
i、7jの2層構造によりシート抵抗を3段階に変化さ
せている。チタン酸化物薄層7h、7i、7jは、それ
ぞれシート抵抗が約200MΩ/□、約1000MΩ/
□、約50000MΩ/□に形成されている。チタン酸
化物薄層7h、7iが2層になつている部分は、幅が約
80μmで、そのシート抵抗はチタン酸化物薄層7hに
より決定されて約200MΩ/□である。チタン酸化物
薄層7iの一層のみとなつている外周側は、幅が約30
μmで、そのシート抵抗は約1000MΩ/□である。
チタン酸化物薄層7jの幅は約140μmである。RE
SPとしてのチタン酸化物薄層はチタン酸化物薄層7
h、7iの部分で、チタン酸化物薄層7jは第1図のチ
タン酸化物薄層7dと同じ役割を果す膜である。Ti薄
層5dは、第5図のTi薄層5aと同様に耐圧特性の一
層の向上を図るためのものである。また、p+形領域14
から成るガードリングを形成して、逆サージ耐量の向上
を図つている。接続用電極9の外周部9aがフイールド
プレートとなつているのは第5図と同じである。
第1図及び第5図の実施例では、主たる整流障壁はバリ
ア電極によつて形成されるシヨツトキバリアのみであ
る。これに対して第6図の実施例では、p+形領域14の
表面にはシヨツトキバリアは形成されないので、主たる
整流障壁は、バリア電極によつて形成されるシヨツトキ
バリアとガードリングによつて形成されるpn接合とが
連続したものである。主たる整流障壁にチタン酸化物薄
層によつて形成されるシヨツトキバリアが連続している
構造は、第1図、第5図及び第6図に共通である。
〔第4の実施例〕 次に、本発明の第4の実施例に係わる整流用pn接合ダ
イオードを第7図及び第8図に基づいて説明する。
第7図及び第8図において、GaAsから成る半導体基板
21は、n+形領域22の上にエピタキシヤル成長により
高抵抗のn形領域23を形成したものである。n+形領域
22の厚さは約300μm不純物濃度は約2×1018cm
-3である。n形領域23の厚さは約15μm、不純物濃
度は約1.8×1015cm-3である。n形領域23の中に
はZn(亜鉛)の拡散によつてp+形領域24が形成され
ている。p+形領域24の深さは約3μmで、p+形領域2
4の平均比抵抗はn形領域23より著しく小さい。した
がつて、p+形領域24とn形領域23との間に形成され
るpn接合25に逆電圧が印加されると、pn接合25
から伸びる空乏層は主としてn形領域23に拡がる。p+
形領域24の上面には、Au−Ge合金層にAu層を重ね
たオーミツク電極26がアノード電極として形成されて
いる。オーミツク電極26が隣接かつ包囲するように半
導体基板21上にTi薄層28、チタン酸化物薄層27
a〜27eが形成されている。チタン酸化物薄層27a
〜27eの上面は、プラズマCVDにより形成したシリ
コン酸化膜29で被覆されている。Ti薄層28の厚さ
は約50A(0.005μm)と極薄である。チタン酸
化物薄層27a〜27eの厚さは、正確にはわからない
が、Ti薄層28の厚さの1.5倍程度であると思われ
る。チタン酸化物薄層27e、27a、27b、27
c、27dのシート抵抗は、それぞれ約100MΩ/
□、約100MΩ/□、約300MΩ/□、約1000
MΩ/□、約50000MΩ/□である。このようにシ
ート抵抗に変化を持たせるには、第3図(A)(B)について
説明した方法と実質的に同じ方法で行う。チタン酸化物
薄層27a、27eは同一の酸化工程で形成したもの
で、内側のチタン酸化物薄層27eはp+形領域24の上
に配置されている部分であり、外側のチタン酸化物薄層
27aはn形領域23の上に配置されている部分であ
る。Ti薄層28とチタン酸化物薄層27eは、p+形領
域24とオーミツク接触に近い接触をしており、p+形領
域24と共同してオーミツク電極26とチタン酸化物薄
層27aを電気的に接続する役目を果している。n+形領
域22の下面には、Au−Ge合金層にAu層を重ねたオ
ーミツク電極30がカソード電極として形成されてい
る。第8図に示す各部の寸法を例示すると次の通りであ
る。pn接合25の幅eは約900μm、チタン酸化物
薄層27a、27b、27cの幅a、b、cはそれぞれ
約40μm、約30μm、約20μm、チタン酸化物薄
層27cとn形領域23の端縁との幅e(チタン酸化物
薄層27dの幅)は約140μmである。
チタン酸化物薄層27a、27b、27cは、RESP
として第1図のチタン酸化物薄層7a、7b、7cと実
質的に同一の作用効果を発揮する。チタン酸化物薄層2
7dは、第1図のチタン酸化物薄層7dと同じ役割を果
す。また、オーミツク電極26の外周部26aはフイー
ルドプレートとなつている。結果として、バルク耐圧に
かなり近いと思われる200V以上の高耐圧が高い歩留
りで得られ、その耐圧特性は極めて安定である。逆電圧
−逆電流特性は、第4図の曲線Iと同様である。また、
チタン酸化物薄層27a、27b、27cのシート抵抗
を同一としてそのシート抵抗値を変化させたときの傾向
も、第4図の曲線II、IIIと同様である。したがつて、
本発明に従うpn接合ダイオードは高耐圧化と同時に逆
電流の低減が図られている。また、半導体チツプの小形
化とこれに伴うコストダウンを図ることができる。な
お、pn接合ダイオードの場合でも、第5図及び第6図
と同様の高耐圧化構造を採用することができる。
〔変形例〕
本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
(1)RESPとしての第1及び第2の薄層の領域のシー
ト抵抗は諸条件によつて効果的な範囲は変わるけれど
も、10kΩ/□以上で効果が認められ、望ましくは1
0MΩ/□〜10000MΩ/□に選ぶのが良い。
(2)第1及び第2の薄層領域のシート抵抗は、整流障壁
の端部からの距離に対して指数関数的に次第に高くなる
のが理想である。しかし、製造面を考慮すると、実用的
には2段〜4段程度に段階的にシート抵抗を変化させる
ことになる。
(3)第1及び第2の薄層領域としては、チタン酸化物薄
層が好適であるが、タンタル酸化物薄層等にすることも
できる。また、半導体領域上に被着された金属薄層を酸
化して形成した金属酸化物薄層を第1及び第2の薄層領
域として使用するのが便利であるが、金属酸化物の蒸着
やスパツタリングで形成した金属酸化物薄層を使用して
もよい。
(4)第1図のチタン酸化物薄層7d及びこれに相当する
他の実施例のチタン酸化物薄層が形成されていることに
より、チタン酸化物薄層7c等の外周縁での1次ブレー
クダウンが起こり難くなり、高耐圧化と逆電流低減を両
立させる上で好都合である。しかし、チタン酸化物薄層
7d等を除去しても、本発明の効果は十分に認められ
る。
(5)ガードリング、フイールドプレート、フイールドリ
ミツテイングリング等の高耐圧化構造と組合せることも
できる。
(6)従来、高耐圧化が困難であつたGaAs、InP(燐化
インジウム)等のIII−V族化合物半導体を使用する半
導体装置に本発明を適用すれば、顕著な効果が得られる
が、本発明はシリコン半導体装置にも適用可能である。
(7)集積回路中に形成した半導体装置に適用してもよい
し、実施例とは半導体領域の導電型を反対とする半導体
装置に適用することもできる。
〔発明の効果〕
請求項1及び2の発明は次の効果を有する。
(イ)第1及び第2の薄層が同一の金属酸化物の酸化の
度合に依存して異なるシート抵抗を有するように形成さ
れているので、シート抵抗の異なる第1及び第2の薄層
を容易に得ることができる。
(ロ)第1及び第2の薄層を同一の金属酸化物で構成す
るので、両者の電気的接続を良好且つ確実に達成するこ
とができる。
また、請求項2の発明においては、更に次の効果を有す
る。
(ハ)ショットキバリア電極が第1及び第2の金属層と
され、第1及び第2の薄層が第1の金属層と同一の金属
の酸化物層とされているので、ショットキバリア電極と
第1の薄層との接続を良好且つ確実に達成することがで
きる。
【図面の簡単な説明】
第1図は本発明の第1の実施例に係わるシヨツトキバリ
アダイオードを示す断面図、 第2図は第1図の接続電極とシリコン酸化膜とを省いて
シヨツトキバリアダイオードを示す平面図、 第3図(A)(B)は第1図のシヨツトキバリアダイオードの
製造方法を工程順に示す断面図、 第4図は第1図のシヨツトキバリアダイオードと2つの
比較例のシヨツトキバリアダイオードの逆電圧−逆電流
特性を示す図、 第5図は本発明の第2の実施例に係わるシヨツトキバリ
アダイオードを示す断面図、 第6図は本発明の第3の実施例に係わるシヨツトキバリ
アダイオードを示す断面図、 第7図は本発明の第4の実施例に係わるpn接合ダイオ
ードを示す断面図、 第8図は第7図の電極とシリコン酸化膜を省いたpn接
合ダイオードの平面図である。 3……n形領域、4……バリア電極、7a,7b,7
c,7d……チタン酸化物薄層、9……接続電極、11
……空乏層、23……n形領域、24……p+形領域、2
6……オーミツク電極、27a,27b,27c,27
d……チタン酸化物薄層。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体領域と、 電極を備えて前記半導体領域との間に整流障壁を形成す
    るための整流障壁形成手段と、 前記電極を包囲するように前記半導体領域上に配置さ
    れ、かつ前記電極に電気的に接続され、かつ前記電極の
    シート抵抗より大きい10kΩ/□以上のシート抵抗を
    有し、かつ前記半導体領域との間にショットキバリアを
    生じさせるように形成されている第1の薄層と、 前記第1の薄層を包囲するように前記半導体領域上に配
    置され、かつ前記第1の薄層に電気的に接続され、かつ
    前記第1の薄層より大きいシート抵抗を有し、かつ前記
    半導体領域との間にショットキバリアを生じさせるよう
    に形成されている第2の薄層とを備え、 前記第1の薄層は金属酸化物の層から成り、 前記第2の薄層は前記第1の薄層と同一の金属酸化物の
    層から成り、かつ前記第1の薄層と実質的に同一の厚さ
    を有し、かつ前記第1の薄層よりも強く酸化されている
    ことを特徴とする半導体装置。
  2. 【請求項2】前記整流障壁形成手段は、前記半導体領域
    の上に形成されたショットキバリアを生じさせることが
    できるショットキバリア電極であり、 前記ショットキバリア電極が前記半導体領域上に形成さ
    れた第1の金属層と前記第1の金属層の上に形成された
    第2の金属層とを有し、 前記第1及び第2の薄層は前記第1の金属層と同一の金
    属の酸化物層であることを特徴とする請求項1記載の半
    導体装置。
JP63285048A 1988-11-11 1988-11-11 半導体装置 Expired - Lifetime JPH0618276B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP63285048A JPH0618276B2 (ja) 1988-11-11 1988-11-11 半導体装置
US07/427,734 US5081510A (en) 1988-11-11 1989-10-26 High-voltage semiconductor device having a rectifying barrier, and method of fabrication
DE68917558T DE68917558T2 (de) 1988-11-11 1989-10-31 Hochspannungshalbleiteranordnung mit einer Gleichrichtersperrschicht und Verfahren zur Herstellung.
EP19930115576 EP0579286A3 (en) 1988-11-11 1989-10-31 Method of fabricating a semiconductor device with schottky barrier
EP89120211A EP0368127B1 (en) 1988-11-11 1989-10-31 High-voltage semiconductor device having a rectifying barrier, and method of fabrication
KR1019890015796A KR930004717B1 (ko) 1988-11-11 1989-11-01 반도체 장치
US07/640,032 US5112774A (en) 1988-11-11 1991-02-15 Method of fabricating a high-voltage semiconductor device having a rectifying barrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63285048A JPH0618276B2 (ja) 1988-11-11 1988-11-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH02130959A JPH02130959A (ja) 1990-05-18
JPH0618276B2 true JPH0618276B2 (ja) 1994-03-09

Family

ID=17686493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63285048A Expired - Lifetime JPH0618276B2 (ja) 1988-11-11 1988-11-11 半導体装置

Country Status (5)

Country Link
US (2) US5081510A (ja)
EP (2) EP0579286A3 (ja)
JP (1) JPH0618276B2 (ja)
KR (1) KR930004717B1 (ja)
DE (1) DE68917558T2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221638A (en) * 1991-09-10 1993-06-22 Sanken Electric Co., Ltd. Method of manufacturing a Schottky barrier semiconductor device
JPH05335489A (ja) * 1992-06-02 1993-12-17 Nec Corp 半導体装置
US5622877A (en) * 1993-03-02 1997-04-22 Ramot University Authority For Applied Research & Industrial Development Ltd. Method for making high-voltage high-speed gallium arsenide power Schottky diode
US5594237A (en) * 1995-02-24 1997-01-14 The Whitaker Corporation PIN detector having improved linear response
JP3123452B2 (ja) * 1996-12-10 2001-01-09 富士電機株式会社 ショットキーバリアダイオード
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
US6379509B2 (en) * 1998-01-20 2002-04-30 3M Innovative Properties Company Process for forming electrodes
US6229193B1 (en) * 1998-04-06 2001-05-08 California Institute Of Technology Multiple stage high power diode
WO1999062113A2 (de) 1998-05-26 1999-12-02 Infineon Technologies Ag Verfahren zur herstellung von schottky-dioden
EP1341238B1 (en) * 2002-02-20 2012-09-05 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4730529B2 (ja) * 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US7662698B2 (en) * 2006-11-07 2010-02-16 Raytheon Company Transistor having field plate
US9893192B2 (en) * 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6544264B2 (ja) * 2016-02-23 2019-07-17 サンケン電気株式会社 半導体装置
DE102016013540A1 (de) * 2016-11-14 2018-05-17 3 - 5 Power Electronics GmbH lll-V-Halbleiterdiode
JP6558385B2 (ja) * 2017-02-23 2019-08-14 トヨタ自動車株式会社 半導体装置の製造方法
CN111276534A (zh) * 2020-02-03 2020-06-12 扬州国宇电子有限公司 一种肖特基势垒二极管的钝化结构及其制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3599054A (en) * 1968-11-22 1971-08-10 Bell Telephone Labor Inc Barrier layer devices and methods for their manufacture
US3616380A (en) * 1968-11-22 1971-10-26 Bell Telephone Labor Inc Barrier layer devices and methods for their manufacture
US3652905A (en) * 1970-05-26 1972-03-28 Westinghouse Electric Corp Schottky barrier power rectifier
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
US3907617A (en) * 1971-10-22 1975-09-23 Motorola Inc Manufacture of a high voltage Schottky barrier device
JPS4941463A (ja) * 1972-07-26 1974-04-18
JPS51126761A (en) * 1975-04-25 1976-11-05 Sony Corp Schottky barrier type semi-conductor unit
US4408216A (en) * 1978-06-02 1983-10-04 International Rectifier Corporation Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier for low reverse leakage over wide temperature range
US4312112A (en) * 1978-10-23 1982-01-26 Eaton Corporation Method of making field-effect transistors with micron and submicron gate lengths
US4312113A (en) * 1978-10-23 1982-01-26 Eaton Corporation Method of making field-effect transistors with micron and submicron gate lengths
US4310570A (en) * 1979-12-20 1982-01-12 Eaton Corporation Field-effect transistors with micron and submicron gate lengths
JPS57208178A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Semiconductor device
JPS5846631A (ja) * 1981-09-16 1983-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPS5861763A (ja) * 1981-10-09 1983-04-12 武笠 均 触感知器消化装置
JPS59110173A (ja) * 1982-12-15 1984-06-26 Fuji Electric Corp Res & Dev Ltd シヨツトキバリアダイオ−ド
JPS59132661A (ja) * 1983-01-20 1984-07-30 Matsushita Electronics Corp シヨツトキ・バリア形半導体装置
JPS59220976A (ja) * 1983-05-31 1984-12-12 Nec Home Electronics Ltd シヨツトキバリアダイオ−ド
JPS59232467A (ja) * 1983-06-16 1984-12-27 Toshiba Corp ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド
JPS6020585A (ja) * 1983-07-14 1985-02-01 Sanyo Electric Co Ltd シヨツトキ−バリア・ダイオ−ド
US4899199A (en) * 1983-09-30 1990-02-06 International Rectifier Corporation Schottky diode with titanium or like layer contacting the dielectric layer
JPS60157268A (ja) * 1984-01-26 1985-08-17 Rohm Co Ltd シヨツトキバリアダイオ−ド
JPS60178670A (ja) * 1984-02-24 1985-09-12 Nec Corp シヨツトキ−バリアダイオ−ド
JPS61166164A (ja) * 1985-01-18 1986-07-26 Sanyo Electric Co Ltd シヨツトキバリア半導体装置
GB2176339A (en) * 1985-06-10 1986-12-17 Philips Electronic Associated Semiconductor device with schottky junctions
JPS6394674A (ja) * 1986-10-09 1988-04-25 Sanken Electric Co Ltd シヨツトキバリア半導体装置
JPS6394673A (ja) * 1986-10-09 1988-04-25 Sanken Electric Co Ltd シヨツトキバリア半導体装置の製造方法
JPH0817229B2 (ja) * 1988-03-31 1996-02-21 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
EP0579286A3 (en) 1994-09-07
EP0368127B1 (en) 1994-08-17
KR900008668A (ko) 1990-06-04
EP0368127A3 (en) 1990-09-19
EP0579286A2 (en) 1994-01-19
EP0368127A2 (en) 1990-05-16
DE68917558T2 (de) 1995-04-20
US5112774A (en) 1992-05-12
JPH02130959A (ja) 1990-05-18
US5081510A (en) 1992-01-14
KR930004717B1 (ko) 1993-06-03
DE68917558D1 (de) 1994-09-22

Similar Documents

Publication Publication Date Title
JPH0618276B2 (ja) 半導体装置
US5027166A (en) High voltage, high speed Schottky semiconductor device and method of fabrication
KR920006429B1 (ko) 반도체 장치
JPH0642541B2 (ja) ショットキバリア半導体装置
EP0191255B1 (fr) Structure intégrée de triac à commande par diac
JPH0580157B2 (ja)
TW201842583A (zh) 半導體裝置
JPH0652787B2 (ja) シヨツトキバリア半導体装置
JPH0618279B2 (ja) シヨツトキバリア半導体装置
JPH0515311B2 (ja)
JPH0618272B2 (ja) シヨツトキバリア半導体装置
JPH065735B2 (ja) 半導体装置
JPH0618277B2 (ja) シヨツトキバリア半導体装置
JP2884376B2 (ja) 金属酸化物抵抗体の形成方法
JPH0618270B2 (ja) シヨツトキバリア半導体装置
JPH0620125B2 (ja) 半導体装置
JPH0573350B2 (ja)
JPH0573351B2 (ja)
JP3175761B2 (ja) ショットキバリア半導体装置の製造方法
US5804869A (en) Clamp disposed at edge of a dielectric structure in a semiconductor device and method of forming same
JPH0618278B2 (ja) シヨツトキバリア半導体装置
JPH0618269B2 (ja) シヨツトキバリア半導体装置
JPH0618275B2 (ja) ショットキバリア半導体装置
JPH0581067B2 (ja)
JPH0618273B2 (ja) ショットキバリア半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 15