JPH0621769B2 - パタ−ン欠陥検出方法およびその装置 - Google Patents

パタ−ン欠陥検出方法およびその装置

Info

Publication number
JPH0621769B2
JPH0621769B2 JP60281558A JP28155885A JPH0621769B2 JP H0621769 B2 JPH0621769 B2 JP H0621769B2 JP 60281558 A JP60281558 A JP 60281558A JP 28155885 A JP28155885 A JP 28155885A JP H0621769 B2 JPH0621769 B2 JP H0621769B2
Authority
JP
Japan
Prior art keywords
pattern
defect
area
master
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60281558A
Other languages
English (en)
Other versions
JPS62140009A (ja
Inventor
浩之 大西
鐵雄 佐野
哲夫 法貴
英二 児玉
久幸 辻中
龍治 北門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP60281558A priority Critical patent/JPH0621769B2/ja
Priority to KR1019860008284A priority patent/KR910007789B1/ko
Priority to US06/940,272 priority patent/US4803734A/en
Priority to EP86117339A priority patent/EP0225651B1/en
Priority to DE8686117339T priority patent/DE3687220T2/de
Publication of JPS62140009A publication Critical patent/JPS62140009A/ja
Publication of JPH0621769B2 publication Critical patent/JPH0621769B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
    • G06V10/75—Organisation of the matching processes, e.g. simultaneous or sequential comparisons of image or video features; Coarse-fine approaches, e.g. multi-scale approaches; using context analysis; Selection of dictionaries
    • G06V10/751—Comparing pixel values or logical combinations thereof, or feature values having positional relevance, e.g. template matching
    • G06V10/7515—Shifting the patterns to accommodate for positional errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30141—Printed circuit board [PCB]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Quality & Reliability (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Databases & Information Systems (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Image Processing (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Image Analysis (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、プリント配線板、ＩＣマスクパターン、リ
ードフレーム等のパターン欠陥検査に適用可能なパター
ン欠陥検出方法およびその装置に関する。
（従来の技術とその問題点） プリント配線板等のパターン欠陥検査に利用されるパタ
ーン欠陥検出方法は、現在ではパターンマッチング法と
特徴抽出法とが主流となっている。前者は、基準とすべ
き対象物の画像パターンと、検査物の画像パターンとを
重ね合わせて比較し、差異の部分を欠陥と判定する方法
である（例えば、特公昭５９−２０６９号，特開昭６０
−６１６０４号など）。一方、後者は、基準画像パター
ンに含まれる各種特徴（例えば、線幅，角度，特定パタ
ーン等）を記憶しておき、検査画像パターン内に上記各
種特徴のいずれにも属しないパターンが検出されたとき
にその部分を欠陥と判定する方法である（例えば、特開
昭５７−１４９９０５号など）。
ところが、上記パターンマッチング法を用いたパターン
欠陥検出方法においては、検査画像パターンを画像入力
する際に検査物を所定位置に正確に位置合せする必要が
あり、検査機構にかなりの精度が要求される。さらに、
検査物自体に歪があるような場合には、上記の機械的な
位置ずれに、歪による位置ずれが加算されるため、単な
るマッチング法では、実際の欠陥を検出することは非常
に困難となる。
このような問題点を考慮して、特開昭６０−５７９２９
号公報、本出願人による特願昭６０−１００１４８号に
示すようなパターン欠陥検出方法が提案されている。す
なわち、このパターン欠陥検出方法は、検査画像パター
ンと基準画像パターンの相対応する２値化信号の一方を
他方に対して所定の範囲にわたってプラス・マイナスに
遅延させ、その遅延の度に、二次元的に遅延された一方
のパターンに係る二次元画像の一定エリア内における絵
素の各々と、他方のパターンに係る画像における特定絵
素との比較結果について、上記絵素の各々に対応して不
一致数を計数し、その計数が最小値となる遅延位置をも
って位置ずれ補正を行ない、補正済の２値化信号各々よ
り二次元的に抽出された比較用絵素パターン対応の２値
化信号間でパターン信号比較を行なうようにしている。
ところが、このパターン欠陥検出方法によれば、その計
数の最小値でもってパターン間の位置ずれ補正処理を行
なうと計数した不一致の画素数が最小であるからと言っ
てそれが必ずしも最適なマッチング位置とはならない場
合がある。
すなわち第１７図（ａ）に示すように一部分に２×２画
素程度の凹み（イ）を持つオブジェクトパターンとこれ
と同一の（ｂ）のようなマスターパターンとを比較する
場合を考えてみる。この場合それぞれの図に示されるよ
うにエッジ部分には６画素ずつの量子化誤差（ロ）が現
われているものとする。この例においては、両パターン
が本来一致すべき位置（すなわち両パターンの（イ）同
士が一致する位置）でオブジェクトパターンとマスター
パターンを比較すれば、（ｃ）のように１２画素の不一
致数が計数される。一方最小の不一致数が求められる位
置は（Ｄ）であり（両パターンの（ロ）同士が一致する
位置）、８画素の不一致数が計数される。このように位
置ずれ補正を不一致数の最小値をもって行なうことが必
ずしも最適とはいえないという問題があった。
また第１８図（ａ）に示すようにオブジェクトパターン
とマスターパターンの比較計数領域を例えば５０８×５
０８画素程度の大きさとして、その中に８本のパターン
が含まれているとすれば、量子化誤差の現われる不安定
域は５０８×２×８８０００画素にも及ぶことにな
る。従って欠陥が存在しない場合に、最大約８０００ま
での不一致数が現われる可能性があるのに対して、仮に
５×５画素の凹みが本来のパターンに存在していても、
第１８図（ｂ）に示すオブジェクトパターンとマスター
パターンの比較位置（両パターンがズレた位置）で５×
５×２＝５０画素程度計数が増えるだけであるから、上
記量子化誤差の一致度が上昇すれば、第１７図（ｃ）と
同様第１８図（ｂ）に示す誤った位置が比較最適（最小
不一致計数）位置として選ばれる可能性がかなり高く不
都合である。
（発明の目的） この発明は、上記問題点を解決するためになされたもの
で、検査物に位置ずれや歪による位置合せ誤差がある場
合でも、それらの位置合せ誤差を吸収して高精度のパタ
ーン欠陥検出を行なえ、しかもそのパターン欠陥検出を
迅速に行なえるパターン欠陥検出方法およびその装置を
提供することを目的とする。
（目的を達成するための手段） 第１の発明は、走査線順次に得られる２値画素信号の２
次元オブジェクトパターンを２次元マスターパターンと
所定の大きさの区域ごとに比較して欠陥検出を行なうパ
ターン欠陥検出方法であって、前記オブジェクトパター
ン区域に対し位置的に対応すべき前記マスターパターン
の区域を中心として、その区域に所要画素数拡げた拡張
区域にわたって２次元的に１画素ずつ所定量だけ位置ず
れした複数のマスターパターン区域を設定し、これらの
マスターパターン区域の２値化信号と、前記オブジェク
トパターン区域の２値化信号とを、各マスターパターン
区域毎にそれぞれ比較して欠陥検出を行なう。その際、
前記複数のマスターパターン区域のうちひとつと前記オ
ブジェクトパターン区域とを比較するにあたり、複数画
素サイズをもつ欠陥検査ウィンドウをパターン全域に亘
り走査して、いずれかの走査位置においてそのウィンド
ウ内に含まれる両パターンの相対応する画素の２値化信
号が全て不一致のときにパターン不一致と判定する。そ
して、前記オブジェクトパターン区域が前記複数のマス
ターパターン区域の全てに対してパターン不一致と判定
されたときに欠陥有りと判定し、いづれかひとつのマス
ターパターン区域に対してでもパターン不一致と判定さ
れなかったときに欠陥なしと判定する。
第２の発明は、２次元オブジェクトパターンを２次元マ
スターパターンと所定の大きさの区域ごとに比較して欠
陥検出を行なうパターン欠陥検出装置であって、前記オ
ブジェクトパターンの２値化信号を時系列的に入力する
手段と、前記オブジェクトパターンの入力に同期して、
前記マスターパターンの２値化信号をメモリから時系列
的に読み出す手段と、前記オブジェクトパターンの入力
に同期して、オブジェクトパターンの特定区域内の２値
化信号を走査方向に沿って時系列的に抽出するととも
に、その特定区域と位置的に対応する前記マスターパタ
ーンの特定区域を中心としてその２次元区域に所要画素
数周辺に拡げた拡張区域にわたって２次元的に１画素づ
つ所定量だけ位置ずれした複数の特定区域内の２値化信
号をそれぞれ走査方向に沿って時系列的に抽出する手段
とを備える。そして、前記マスターパターンの２次元的
に１画素づつ所定量だけ位置ずれした複数の特定区域に
それぞれ対応して複数の比較手段が設けられ、これら比
較手段に、前記抽出手段により抽出された前記オブジェ
クトパターンの特定区域内の２値化信号がそれぞれに共
通に入力されるとともに、前記マスターパターンの２次
元的に１画素づつ位置ずれした特定区域内の２値化信号
がそれぞれに分離して入力される。
上記比較手段のそれぞれは、比較手段と、判定手段と、
保持手段を有する。比較手段は、入力された前記複数の
マスターパターンのうちの１つの特定区域内の２値化信
号と、入力された前記オブジェクトパターンの特定エリ
ア内の２値化信号とを対応する画素毎に比較する。判定
手段は、前記比較手段による比較において対応する画素
の２値化信号が全て不一致のときにパターンと不一致と
判定する。保持手段は、前記判定手段によるパターン不
一致の判定がなされたときにその判定結果を所要パター
ン区域内走査期間中保持する。
そして、所定パターン区域内の全走査終了後に、前記各
比較検出手段の保持手段に保持されている判定結果に基
づいて、複数の保持手段の全てにパターン不一致の判定
結果が保持されているときに欠陥有りと判別し、保持手
段のうちの１つにでもパターン不一致の判定結果がない
ときには所定の大きさのオブジェクトパターン区域には
欠陥なしと判別する。
（実施例） Ａ．実施例の原理 この発明の理解を容易にするために、まずこの発明の原
理について説明する。
(1) 基本的パターンマッチング法についての考察 まず、検査物が検査機構の所定位置に正確に位置決めさ
れ量子化誤差もないものと仮定して、下記に述べるよう
な基本的パターンマッチング法で欠陥検出を行なう場合
について考察する。まず、検査物に欠陥がない場合を考
える。第２図(a) は、欠陥を有しない検査物を画像入力
し、２値化して得られるオブジェクトパターンＰ１の一
例を示し、第２図(b) は上記オブジェクトパターンＰ１
に対応してメモリに格納されているマスターパターンＭ
の一例を示す。ここでは、オブジェクトパターンＰ１の
検査区域（エリア）（所定オブジェクトパターンエリ
ア）をｘ＝３〜３４，ｙ＝３〜３４（実際の装置では、
例えば５０８×５０８ごとに１つの検査エリアとしてい
る。）として以下説明することとする。この図の状態で
はオブジェクトパターンＰ１とマスターパターンＭは、
位置並びにサイズともに全く等しくなる。第２図(c)
は、上記オブジェクトパターンＰ１とマスターパターン
Ｍを比較した状態をイメージ的に示した図であり、図中
のクロス斜線は両パターンＰ１，Ｍが一致した状態を表
している。
このような状態では、欠陥サイズに相当する複数画素サ
イズからなる検査ウィンドウＷ（ここでは仮に２×２画
素サイズとする）を、オブジェクトパターンＰ１内に走
査させるとともに、この検査ウィンドウＷに対し位置的
に対応させながら、マスターパターンＭのエリアにも同
一画素サイズの検査ウィンドウＷ′を同様に走査させ、
各走査位置において、両検査ウィンドウＷ，Ｗ′内に含
まれる複数画像の２値化信号を２次元で１画素づつずら
して比較した場合、第２図(c) からも想像できるよう
に、画線的の境界で両パターンに１画素（本来は±０．
５画素）の量子化誤差が存在するものとしても検査ウィ
ンドウ内の画素が全て不一致となる箇所は、一箇所もな
い（量子化誤差が両パターンに±１画素存在するものと
すれば、検査ウィンドウを３×３画素サイズにすれば同
じことがいえる）。
これに対して検査物に欠陥が有れば、例えば第３図(a)
に示すようなオブジェクトパターンＰ２を考えた場合、
このオブジェクトパターンＰ２と第２図(b) のマスター
パターンＭとの比較状態をイメージ的に示した第３図
(b) に示すように、検査ウィンドウＷ，Ｗ′が欠陥箇所
Ｋに位置したときに、検査ウィンドウＷ，Ｗ′内の相対
応する画素の２値化信号が全て不一致（以下「検査ウィ
ンドウ不一致」と言う）となる箇所が存在することにな
る。
このことから、検査物に位置ずれがない場合には、検査
ウィンドウＷ，Ｗ′をパターン内の全領域（または所定
エリア）に亘り走査して上記比較処理を行ない、一箇所
でも、検査ウィンドウ不一致となる箇所があれば、欠陥
有りと判定でき、逆に一箇所たりとも検査ウィンドウ不
一致となる箇所がなければ欠陥無しと判定できる。
(2) 基本的パターンマッチング法の論点 ところで、検査物に位置ずれがなければ、上記パターン
マッチング法により充分に欠陥検出を行なえるが、実際
には、既述したように、検査物に位置ずれ（上下左右の
ずれのみならず、傾斜のずれも含む）や歪による位置ず
れ誤差があるため、上記方法では欠陥検出ミスを生じる
こととなる。次に、その理由を説明する。
今、仮に、欠陥を有しない第２図(a) に相当する検査物
が、検査機構に位置ずれした状態でセットされて画像入
力され、たとえば第４図(a) に示すように、ｘ方向（主
走査方向）に−２画素（左方に２画素）、ｙ方向（副走
査方向）に−２画素（上方に２画素）位置ずれした状態
でセットされてオブジェクトパターンＰ′０が（後述の
第１図(a) のＰ０の位置に）得られたものとするこのオ
ブジェクトパターンＰ′０と、第２図(b) のマスターパ
ターンＭとを比較して、上記基本的パターンマッチング
法により欠陥検出を行なえば、オブジェクトパターン
Ｐ′０とマスターパターンＭの比較状態をイメージ的に
示した第４図(b) からも分るように、かなり多くの走査
位置において検査ウィンドウ不一致となる箇所が生じ、
欠陥が全くないにもかかわず、欠陥有りと判定されるこ
ととなる。
(3) 本発明のパターンマッチング法 そこで本発明は、上記問題点を考慮して、検査物に位置
ずれがある場合でも、正確に欠陥検出を行なえる方法を
提供するものである。
第１図は、本発明のパターン欠陥検出方法をイメージ的
に示した図である。本発明では、オブジェクトパターン
Ｐの基準位置Ｐ０（検査物が所定位置に正確にセットさ
れた場合のオブジェクトパターンの位置）に対し、位置
的に対応するマスターパターンのエリアＭ０を中心とし
て、その区域（エリア）に所要画素数周辺を拡げたエリ
アに２次元的に１画素ずつ所定量だけ位置ずれした複数
のマスターパターンエリアを設定し、このマスターパタ
ーンＭ11〜Ｍ77と、オブジェクトパターンＰ′０とをそ
れぞれ比較して欠陥検出を行なう。この場合、拡げたマ
スターパターンエリアの設定範囲は、検査物の位置ずれ
や歪等による位置ずれ誤差を吸収できるような範囲と
し、第１図では、エリアＭ０を中心として、その上下左
右に３画素ずつ位置ずれした場合を例示している。
このような複数のマスターパターンＭ11〜Ｍ77を設定す
れば、検査物が位置ずれしている場合でも、そのオブジ
ェクトパターンＰに位置的に対応するマスターパターン
が、マスターパターンＭ11〜Ｍ77のうちのいずれかに存
在することとなる。第１図(a) の例では、オブジェクト
パターンＰが、基準位置Ｐ０に対し、上方向に２画素、
左方向に２画素位置ずれして置かれた場合を想定してい
るので、この場合に基準位置Ｐ０に存在するオブジェク
トパターンＰ′０にちょうど位置の合うマスターパター
ンは、本来この位置で合致すべきマスターパターンＭ44
ではなく、エリアＭ０（Ｍ44）から下方向に２画素、右
方向に２画素位置ずれした位置にあるマスターパターン
Ｍ66である。第４図(c) はマスターパターンエリア群に
含まれるマスターイメージの一例を具体的に示したもの
で、図中に点線で囲む領域Ｍ44，Ｍ66が、第１図のマス
ターパターンＭ44，Ｍ66に相当する。
このようなマスターパターンエリア群を設定したうえ
で、次に、上記第１図(a) ，第２図(a) 又は第３図(a)
に示すオブジェクトパターンＰと、第１図(b) 又は第４
図(c) に示す各マスターパターンＭ11〜Ｍ77とを、それ
ぞれ上記基本的パターンマッチング法の手法を用いて各
マスターパターン毎に比較する。すなわち、位置ずれし
たオブジェクトパターンＰ′０（第４図(a) ）と各マス
ターパターンＭ11〜Ｍ77（第４図(c) 内に、複数画素サ
イズをもつ欠陥検査ウィンドウＷ，Ｗ′をそれぞれ設定
し、この検査ウィンドウＷ，Ｗ′を位置的に対応させな
がらパターン全域に亘り走査して、その検査ウィンドウ
不一致となる箇所が１箇所でもあればパターン不一致と
判定し、そうでないときはパターン一致と判定する。こ
のようにすれば、位置的に対応するオブジェクトパター
ンＰ′０とマスターパターン（第１図の例ではマスター
パターンＭ66）との比較結果において、検査物に欠陥が
なければパターン一致と判定され、欠陥が有ればパター
ン不一致と判定される。（もし量子化誤差がなければ第
１図の例ではマスターパターンＭ66の他にマスターパタ
ーンＭ55，Ｍ56，Ｍ57，Ｍ65，Ｍ67，Ｍ75，Ｍ76，Ｍ77
も、欠陥がなければパターン一致と判定される。）ま
た、オブジェクトパターンＰ′０と他のマスターパター
ン（第１図の例ではマスターパターンＭ55，Ｍ56，
Ｍ57，Ｍ65，Ｍ66，Ｍ67，Ｍ75，Ｍ76，Ｍ77を除くＭ11
〜Ｍ77）との比較結果では、比較すべきパターンどうし
が検査ウィンドウ不一致が生ずる程度に位置的にずれて
いるのでパターンが一致することはなく、パターン不一
致と判定される。
そこで、マスターパターンエリア群に含まれる全てのマ
スターパターンＭ11〜Ｍ77に対してパターン不一致の判
定がなされたときに欠陥有りと判定し、少くとも１つの
マスターパターンに対してパターン一致の判定がなされ
たときに欠陥無しと判定して、パターン欠陥の検出を行
なう。
この方法によれば、オブジェクトパターンＰ′０と比較
すべきマスターパターンとして、２次元的に１画素ずつ
所定範囲位置ずれした複数のマスターパターンＭ11〜Ｍ
77を設定するため、検査物に位置ずれや位置合せ誤差が
ある場合でも、それらの位置合せ誤差を吸収して高精度
のパターン欠陥検出を行なえる。また、オブジェクトパ
ターンＰやマスターパターンＭ11〜Ｍ77に、１画素の領
域内にパターンの端がある場合の量子化誤差、及びパタ
ーン傾斜配置による量子化誤差が含まれている場合で
も、その量子化誤差により、検査ウィンドウＷ，Ｗ′に
含まれる画素の相対応する２値化信号が少くともいずれ
か１つのマスターパターンでは全て不一致となることは
ないので、量子化誤差に伴う欠陥検出ミスも防止でき
る。
以上、この発明のパターン欠陥検出方法について説明し
たが、上記方法をそのまま実施回路として作成すると、
大規模な回路となる。そこで、実際の装置では、以下に
述べるような簡素化した回路を開示する。
Ｂ．基本的実施例 ここでは、実際の装置を説明するに先立ち、その理解を
容易にするために、第１図の例に対応させてパターン欠
陥検出を行うように構成された、基本的な回路構成をも
つパターン欠陥検査装置について説明する。
第５図は、上記パターン欠陥検査装置の欠陥検査部の回
路構成を示す。この欠陥検査部には、検査物を走査して
得られるオブジェクトパターンＰ′０の画像データ（オ
ブジェクトデータ）が、２値化処理されて時系列的に入
力される。同時に、オブジェクトパターンの入力に同期
してメモリから呼び出されたマスターパターンＭの２値
化データ（マスターデータ）が時系列的に入力される。
この場合、両パターンＰ′０，Ｍのデータ入力は、第６
図に示すように、パターン内をｘ方向に１ラインずつ主
走査するたびに、走査位置をｙ方向（副走査方向）へ１
画素分ずつずらせていって行なわれる。なお、パターン
Ｐ′０，Ｍのサイズは、第１図の例に対応させた装置を
想定しているので、ここでは３２×３２画素サイズであ
る。こうして入力されたオブジェクトパターンは、シフ
トレジスタＳＲ１により１ライン分（３２画素分）遅延
されたオブジェクトデータと共に、各比較検出ブロック
Ｂ11〜Ｂ77へペアで入力される。この比較検出ブロック
Ｂ11〜Ｂ77は、第１図のマスターパターンＭ11〜Ｍ77に
対応して合計４９個設けられている。
一方、欠陥検査部に入力されたマスターデータは、シフ
トレジスタＳＲ２〜ＳＲ９により１ラインずつ遅延する
ように分離され、分離された副走査方向に隣り合う２つ
のデータがペアとなって、比較検出ブロックＢ11〜Ｂ77
の水平方向の１段ごとに１ラインずつずらせて入力され
るとともに、垂直方向の１段ごとに挿入したＤタイプフ
リップフロップＤ−ＦＦにより、垂直方向の１段ごとに
１画素分ずつ遅延されて入力される。これにより、各比
較検出ブロックＢij（ｉ＝１〜７，ｊ＝１〜７）にそれ
ぞれペアで与えられるマスターデータは、全て２次元的
に１画素ずつ位置ずれしたものとなる。ところで、欠陥
検査部へのオブジェクトデータとマスタデータの入力の
タイミングは、つぎのように定められている。すなわ
ち、検査物が検査機構の所定位置に正確に位置決めされ
ている場合において、第７図(a) に示すオブジェクトパ
ターンＰのエリアＥ１のデータが比較検出ブロックＢ11
〜Ｂ77のへ共通に入力されたときに、同時に、第７図
(b) に示すマスターパターンＭの２次元的に１画素ずつ
位置ずれした各エリアＥ11〜Ｅ77のデータが、対応する
比較検出ブロックＢ11〜Ｂ77へそれぞれ分離して入力す
るように設定される。このように設定すれば、検査物が
位置ずれした場合でも、位置ずれしたオブジェクトパタ
ーンＰ′０のエリアＥ１は、マスターパターンＭのエリ
アＥ11〜Ｅ77のうちのいずれか一のエリアと位置的に対
応することとなり、オブジェクトパターンＰ′０の他の
エリアについても同様の結果となる。
第８図は、上記比較検出ブロックＢij（ｉ＝１〜７，ｊ
＝１〜７）の具体的回路図を示したものである。各比較
検出ブロックＢijは、構成が全て同一であるので、ここ
では一のブロックの回路のみを示している。
この比較検出ブロックＢijは、比較回路１と、判定回路
２と、保持回路３とで構成される。比較回路１は、それ
ぞれペアで入力されるオブジェクトデータとマスターデ
ータを排他的論理和ゲートＥＸＲ１およびＥＸＲ２によ
り対応する画素毎に比較し、対応する画素の２値化信号
が不一致であれば、「１」、一致していれば「０」を出
力して、それぞれシフトレジスタＲ０，Ｒ３にラッチさ
せる。次のオブジェクトデータとマスターデータが入力
されたときも、同じく排他的論理和ゲートＥＸＲ１，Ｅ
ＸＲ２により比較を行い、比較結果をシフトレジスタＲ
０，Ｒ３にラッチさせる。このとき、それまでシフトレ
ジスタＲ０，Ｒ３にラッチされていたデータは、隣りの
シフトレジスタＲ１，Ｒ２にシフトされる。こうしてオ
ブジェクトデータとマスターデータが入力される毎に、
排他的論理和ゲートＥＸＲ１，ＥＸＲ２による比較を行
なって、比較結果をシフトレジスタＲ０〜Ｒ３へ順次シ
フトさせていく。このシフトレジスタＲ０〜Ｒ３にラッ
チされている比較結果は、第１図でいえば、検査ウィン
ドウＷ，Ｗ′内の対応する画素毎の比較結果に相当す
る。
判定回路２は、シフトレジスタＲ０〜Ｒ３のシフトが行
なわれる度に、シフトレジスタＲ０〜Ｒ３にラッチされ
ているデータをアンドゲートＡＮＤ１に入力して、シフ
トレジスタＲ０〜Ｒ３にラッチされているデータの全て
が不一致のとき（すなわち欠陥サイズに相当する不一致
箇所があるとき）は「１」のデータを保持回路３へ出力
し、１つでも一致する箇所が有れば「０」のデータを保
持回路３へ出力する。
保持回路３は、画像データが入力される毎に、Ｄタイプ
フリップフロップＤ−ＦＦ１のＱ出力信号と、上記アン
ドゲートＡＮＤ１の出力信号の論理和をとって、その結
果をＤタイプフリップフロップＤ−ＦＦ１に保持する。
これにより検査ウィンドウＷ，Ｗ′の走査が進みにした
がい、欠陥サイズに相当する不一致の箇所が現れるまで
は、ＤタイプフリップフロップＤ−ＦＦ１には「０」の
データが保持され、１箇所でも欠陥サイズに相当する不
一致箇所が現れれば、「１」のデータが保持されること
となる。
ところで、上記比較検出ブロックＢijには、既述したよ
うにオブジェクトデータが共通に各ブロックに入力され
ると共に、マスターデータが２次元的に１画素ずつ位置
ずれされてそれぞれのブロックへ入力されるため、オブ
ジェクトパターンＰ′０の領域の走査を終了すれば、結
果的には、各比較検出ブロックＢ11〜Ｂ77において、第
１図に示すオブジェクトパターンＰ′０と各マスターパ
ターンＭ11〜Ｍ77の比較処理をそれぞれ行ったこととな
り、それぞれの比較結果が各比較検出ブロックＢ11〜Ｂ
77の保持回路３に保持されることとなる。
理解を一層容易にするために、各比較検出ブロックＢij
での比較処理をイメージ的に説明しておく。第９図は、
ある時点における各比較検出ブロックＢijの比較処理を
イメージ的に示した図である。図中において、右側に位
置する４９個のブロックは、対応する比較検出ブロック
ＢijのシフトレジスタＲ０〜Ｒ３を表わし、ブロック内
の番号は、４画素ａ〜ｄからなるオブジェクトエリアと
比較されるべき、マスターパターン内の対応する４画素
エリアの番号を示している。これら各ブロック内の番号
は、オブジェクトデータが入力される度にそれぞれ１画
素ずつ左方へシフトされていく。ところで、図中右側に
位置する４９個のブロックは、対応する比較検出ブロッ
クＢijのシフトレジスタＲ０〜Ｒ３を表わしているた
め、その中のデータが右へシフトされることは、第１図
に示す検査ウィンドウＷ，Ｗ′が右へ走査されていくこ
とを意味し、したがって、パターン全域の走査を終了す
れば、第１図に示すオブジェクトパターンＰ′０と各マ
スターパターンＭ11〜Ｍ77の比較処理を、それぞれ各比
較検出ブロックＢijにおいて行ったこととなる。
各比較検出ブロックＢijの保持回路３に保持されている
データは、第５図に示すように全てアンドゲートＡＮＤ
２に送られ、論理積がとられる。ところで、各比較検出
ブロックＢijの保持回路３に保持されているデータは、
既述したように、オブジェクトパターンＰ′０の領域の
主査を終了した時点では、パターン内に１箇所でも欠陥
サイズに相当する不一致箇所があれば「１」となり、不
一致箇所が全くなければ「０」となる。したがって、検
査物に欠陥が１箇所でも存在した場合には、全ての比較
検出ブロックＢijから「１」が出力されて、アンド回路
ＡＮＤ２の出力が「１」となり、逆に検査物に欠陥が全
くなければ、位置的に対応するいずれか一の比較検出ブ
ロック（第１図の例ではＢ66）から「０」が出力され
て、アンド回路ＡＮＤ２の出力が「０」となる。そこ
で、パターン走査終了後に、アンド回路ＡＮＤ２から出
力される信号に基づいてパターン欠陥を検出する。この
ように１回のパターン走査が終了して欠陥の有無を検出
し、図示しない次段へ送出すると、クリア信号によって
保持回路３の内容を「０」にする。
Ｃ．具体的実施例 つぎに、実際に試作されているパターン欠陥検出装置に
ついて説明する。
この検出装置においては、第１０図に示すように、オブ
ジェクトパターンとマスターパターン内に、５０８×５
０８画素サイズからなる検査エリアＡ11，Ａ12…および
Ａ′11，Ａ′12…を、それぞれ１段につき４個ずつ複数
段設定し、各検査エリア毎に欠陥検出を行うように構成
される。また、オブジェクトデータ取込のための画像走
査は、第１０図(a) に示すように、まず１段目の４個の
検査エリアＡ11〜Ａ14に対して、１ライン２０３２画素
分の主走査を行う毎に走査位置を副走査方向へ１画素分
ずつ移動させ、以下同様にして、各段の４個の検査エリ
アに対し、順次、上段から下段に向けて走査を行ってい
く。メモリからのマスターデータ呼出しのための画像走
査も、第１０図(b) に示すように、上記オブジェクトパ
ターンの走査と対応させて、同様に（ただし、１ライン
２０４８画素）行われる。したがって、各検査エリアの
欠陥検出は、各段の４個の検査エリア毎にまとめて行な
われることとなる。
以下に、上記手順でパターン欠陥検出を行うように構成
された、パターン欠陥検出装置について具体的に述べ
る。第１１図にパターン欠陥検出装置の概略構成図を示
す。同図に示すように、この装置は、プリント配線板等
の検査物４を、所定範囲内の位置決め精度で保持可能と
するＸＹテーブル５を有し、このＸＹテーブル５のＸ方
向（主走査方向）への駆動がモータ６を含むＸ方向駆動
部により行なわれるとともに、Ｙ方向（副走査方向）へ
の駆動がモータ７を含むＹ方向駆動部により行なわれ
る。
ＸＹテーブル５の上方にはＣＣＤラインセンサ８が、Ｘ
方向線上に所定間隔をあけて８台設置されている。（た
だし、第１１図では、便宜上、１台のみ図示し、他は図
示を省略した。）これらのＣＣＤラインセンサ８は、そ
れぞれＸ方向線上に画素を構成する受光素子を一列に２
０４８個配列したものを用いる。これら８台のＣＣＤラ
ンセンサ５によるプリント配線板４の画像の読み取り
は、ＣＣＤラインセンサ８をＸ方向にスキャンさせなが
ら、モータ７によりＸＹテーブル５をＹ方向へ移動させ
て、プリント配線板４をスキャン幅ａで帯状に走査し、
往路側の走査を行う。往路側の走査が終了すれば、モー
タ６によりＸＹテーブル５をＸ方向へ上記スキャン幅ａ
よりも若干小さな幅だけで移動させ検査領域がオーバー
ラップするように移動させ、ついでＸＹテーブル５を−
（マイナス）Ｙ方向へ移動させて帰路側の走査を行う。
これにより、プリント配線板４の全面領域が走査され
て、画像の読み取りが行なわれることとなる。第１０図
(a) は、１台のＣＣＤライセンサ８により、往路側の画
像データを取込んで得られるオブジェクトパターンＰを
示したものである。
ＣＣＤライセンサ８により読み取られたアナログ画像信
号は、バッファアンプ９により増幅された後、Ａ／Ｄ変
換部１０によりディジタル画像信号に変換され、空間フ
ィルタ１１を経て、２値化回路１２で「１」と「０」の
信号に２値化される。
２値化回路１２の出力端子側には、切替回路１３が接続
されており、この切替回路１３は、マスターパターン入
力時には接点１３ａ側に、また、オブジェクトパターン
入力時には接点１３ｂ側にそれぞれ切換えられる。
すなわち、マスターパターンの入力時、言い換えれば、
ＸＹテーブル５上に検査基準となるプリント配線板４が
配されて、その画像が上記ＣＣＤラインセンサ８により
読み取られたときは、２値化回路１２から時系列的に出
力される２値化された画像信号を、接点１３ａを通して
データ圧縮部１４に入力させ、データ圧縮部１４でメモ
リ容量を小さくするように符号化させてメモリ１５に記
憶させる。一方、オブジェクトパターンの入力時、言い
換えればＸＹテーブル５上に検査対象となるプリント配
線板４が配されて、その画像が上記ＣＣＤライセンサ８
により読み取られたときは、２値化回路１２から時系列
的に出力される２値化された画像信号を、接点１３ｂを
通して欠陥検査部１６の一方の入力端子へ入力させる。
（例えば特願昭５９−１２０９９２号） 欠陥検査部１６（その詳細は後述する）では、上記画像
信号が一方の入力端子に時系列的に入力されるたびに、
その検査画像信号すなわちオブジェクトデータと、デー
タ復元部１７を介しメモリ１５からタイミングを合せて
呼び出されるマスターデータとに基いて、欠陥検査処理
が行なわれる。
第１２図は、上記欠陥検査部１６の回路構成を示したも
のである。この欠陥検査部１６が第５図の欠陥検査部と
相違する点は次のとおりである。すなわち、第５図の場
合は、検査ウィンドウＷ，Ｗ′を２×２画素サイズと
し、検査ウィンドウＷ，Ｗ′のゆすらせ範囲を上下左右
に３画素ずつ設定したため、オブジェクトデータ入力側
のシフトレジスタＳＲ１を１個、マスターデータ入力側
のシフトレジスタＳＲ２〜ＳＲ９を合計８個設けるとと
もに、比較検出ブロックＢ11〜Ｂ77を７×７の合計４９
個設けた。これに対して、第１２図の欠陥検査部１６の
場合は、検査ウィンドウＷ，Ｗ′を５×５画素サイズと
し、検査ウィンドウＷ，Ｗ′のゆすらせ範囲を、上方と
左方に１５画素ずつ、下方と右方に１６画素ずつ設定す
るため、オブジェクトデータ入力側のシフトレジスタＳ
Ｒ11〜ＳＲ14を４個、マスターデータ入力側のシフトレ
ジスタＳＲ201 〜ＳＲ235 を３５個設けるとともに、比
較検出ブロックＢ1,1 〜Ｂ32,32 を３２×３２の合計１
０２４個設けている。
また、第１０図で説明したように、各段の４個の検査エ
リア毎にまとめて欠陥検出を行なえるように、各シフト
レジスタＳＲ11〜ＳＲ14およびＳＲ201 〜ＳＲ235 のビ
ット数を、４エリアの１ライン分に相当する２０４８ビ
ットに設定するとともに、各比較検出ブロックＢ1,1 〜
Ｂ32,32 を一部改良し（その詳細は後述する）、さらに
アンドゲートＡＮＤ01〜ＡＮＤ04を、各段の４個の検査
エリアに対応して４個設けている。
この欠陥検査部１６の動作はつぎのとおりである。すな
わち、欠陥検査部１６に入力されたオブジェクトデータ
は、シフトレジスタＳＲ11〜ＳＲ14により１ラインずつ
最高４ラインまで遅延されたオブジェクトデータと共
に、５データが１組となって各比較検出ブロックＢ1,1
〜Ｂ32,32 へ共通に入力される。一方、マスターデータ
は、シフトレジスタＳＲ201 〜ＳＲ235 により１ライン
ずつ遅延するように分離され、分離された副走査方向に
隣合う５個のデータが１組となって、比較検出ブロック
Ｂ1,1 〜Ｂ32,32 の水平方向の１段ごとに１ラインずつ
ずらせて入力されるとともに、垂直方向の１段ごとに挿
入したＤタイプフリップフロップＤ−ＦＦにより、垂直
方向の１段ごとに１画素分ずつ遅延されて入力される。
これにより、各比較検出ブロックＢij（ｉ＝１〜３２，
ｊ＝１〜３２）に与えられるマスターデータは、全て２
次元的に１画素ずつ位置ずれしたものとなる。第１３図
は、最初のマスターデータが一番最後の比較検出ブロッ
クＢ32,栄2 のフリップフロップまできた時の、比較検
出ブロックＢij，ＤタイプフリップフロップＤ−ＦＦ，
シフトレジスタＳＲ11〜ＳＲ14，ＳＲ201 〜ＳＲ235 に
ラッチされているデータの位置を示したものであり、イ
メージは逆転したものとなる。
第１４図は、上記比較検出ブロックＢij（ｉ＝１〜３
２，ｊ＝１〜３２）の具体的回路図を示したものであ
る。各比較検出ブロックＢijは、構成が同一であるので
一のブロックの回路のみを示している。
この比較検出ブロックＢijは、比較回路１８と、判定回
路１９と、保持回路２０とで構成される。比較回路１８
は５データ１組で入力されるオブジェクトデータとマス
ターデータを、排他的論理和ゲートＥＸＲ11〜ＥＸＲ15
により対応する画素毎に比較し、対応する画素の２値化
信号が不一致であれば「１」、一致していれば「０」を
出力してそれぞれ第１列目のシフトレジスタＲ０，
Ｒ３，Ｒ８，Ｒ15，Ｒ24でラッチさせる。この判定回路
１８に設けられるシフトレジスタＲ０〜Ｒ24は、ここで
は５列すなわち５×５画素サイズ分設けられており、デ
ータが入力される毎に、排他的論理和ゲートＥＸＲ11〜
ＥＸＲ15による比較が行なわれて、比較結果が順次右方
へシフトされていく。
判定回路１９は、シフトレジスタＲ０〜Ｒ24の中から、
各種欠陥パターンに対応する特定画素分の比較結果のみ
を各別に抽出して、それぞれのアンドゲートＡＮＤ11〜
ＡＮＤ21により論理積をとり、それぞれのアンドゲート
ＡＮＤ11〜ＡＮＤ21において、抽出されたデータの全て
が不一致のとき（すなわちその欠陥サイズに相当する不
一致があるとき）は、「１」のデータをセレクタＳへそ
れぞれ抽出するとともに、抽出されたデータのうちに１
つでも一致する部分があれば、「０」のデータをセレク
タＳへ出力する。セレクタＳは、制御端子に入力される
コントロール信号ＭＳ０〜ＭＳ２に基づいて、いずれか
の欠陥のパターンに対応するデータのみをセレクトし、
そのデータを次段の保持回路２０へ出力させる。
保持回路２０は、データフリップフロップとオアゲート
で構成されるバッファ回路Ｅ11〜Ｅ14を、第１０図に示
す各段の４個の検査エリアに対応して４個設ける。これ
ら各バッファ回路Ｅ11〜Ｅ14の前段にはアンドゲートＡ
ＮＤ31〜ＡＮＤ34を接続し、各アンドゲートＡＮＤ31〜
ＡＮＤ34に入力されるコントロール信号ＥＸ０〜ＥＸ３
により、セレクタＳから出力されるデータを、いずれか
一のバッファ回路Ｅ11〜Ｅ14へ順次選択的に切換えて入
力させる。
その切換タイミングを、第１４図および第１５図を用い
て次に説明する。ただし、パターン内の走査を開始する
にあたり、第１４図に示す各保持回路Ｅ11〜Ｅ14のデー
タフリップフロップにはＣＬ０端子からクリア信号が与
えられて、「０」が保持されているものとする。まず、
第１５図(a) に示すように、最初の検査エリアＡ11の第
１ライン目の走査がなされているときは、コントロール
信号ＥＸ０〜ＥＸ４のうちＥＸ０のみ「１」が与えら
れ、他は「０」が与えられてアンドゲートＡＮＤ31のみ
能動化され、これによりセレクタＳにより選択された欠
陥パターンに対応する判定結果が、バッファ回路Ｅ11へ
時系列的に入力される。この走査期間中に、欠陥サイズ
に相当する不一致箇所が１か所でも有れば、保回路Ｅ11
にデータ「１」が保持され、不一致箇所が全くなければ
データ「０」が保持される。
つぎに、第１５図(b) に示すように、第２番目の検査エ
リアＡ12の第１ライン目の走査がなされるときは、コン
トロール信号ＥＸ０に「０」が与えられるとともにＥＸ
１に「１」が与えられて、アンドゲートＡＮＤ31に変わ
りアンドゲートＡＮＤ32が能動化され、セレクタＳから
の判定結果がバッファ回路Ｅ12に時系列的に入力され
る。この走査期間中に欠陥サイズに相当する不一致箇所
が有れば、保持回路Ｅ12にデータ「１」が保持され、無
ければデータ「０」が保持される。
同様にして、第１５図(c) に示すように、第３番目の検
査エリアＥ13の第１ライン目の走査がなされるときは、
コントロール信号ＥＸ１に「０」が与えられるとともに
ＥＸ２に「１」が与えられて、アンドゲートＡＮＤ32に
変わりアンドゲートＡＮＤ33が能動化され、セレクタＳ
からの判定結果がバッファ回路Ｅ13に時系列的に入力さ
れて、欠陥サイズに相当する不一致箇所が有れば保持回
路Ｅ13にデータ「１」が保持され、無ければデータ
「０」が保持される。
また、第１５図(d) に示すように、第４番目の検査エリ
アＥ14の第１ライン目の走査がなされるときは、コント
ロール信号ＥＸ２に「０」が与えられるとともにＥＸ３
に「１」が与えられて、アンドゲートＡＮＤ33に代わり
アンドゲートＡＮＤ34が能動化され、セレクタＳからの
判定結果がバッファ回路Ｅ14に時系列的に入力されて、
欠陥サイズに相当する不一致箇所が有ればデータ「１」
が保持され、無ければデータ「０」が保持される。
次に、走査位置が、最初の検査エリアＡ11の第２ライン
目に移ると、コントロール信号ＥＸ０により、アンドゲ
ートＡＮＤ34に変わりアンドゲードＡＮＤ31が再び能動
化され、セレクタＳからの判定結果がバッファ回路Ｅ11
に再び入力される。このとき、検査エリアＡ11の第１ラ
イン目の走査によりバッファ回路Ｅ11にデータ「０」保
持されているときは、第２ライン目の走査期間中に欠陥
サイズに相当する不一致箇所が有ればそのバッファ回路
Ｅ11にデータ「１」が保持されることとなり、不一致箇
所がなければ引き続き「０」が保持されることとなる。
また、検査エリアＡ11の第１ライン目の走査によりバッ
ファ回路Ｅ11にデータ「１」が既に保持されているとき
は、第２ライン目の不一致箇所の有無にかかわらず、バ
ッファ回路Ｅ11には、データ「１」が引き続き保持され
ることとなる。
同様にして、第２ライン目の走査が検査エリアＡ12，Ａ
13，Ａ14と進むにつれて、対応するバッファ回路Ｅ12，
Ｅ13，Ｅ14が交互に順番に能動化され、各検査エリアＡ
12，Ａ13，Ａ14の第２ラインまでの検査結果が各バッフ
ァ回路Ｅ12，Ｅ13，Ｅ14に保持されていく。
以下同様にして、各検査エリアＡ11〜Ａ14に対して第３
ライン目以降の走査が行なわれ、対応するバッファ回路
Ｅ11〜Ｅ14が交互に順番に能動化されて、それぞれの検
査結果が各バッファ回路Ｅ11〜Ｅ14に保持されていく
（第１５図(e) 参照） 走査が第５１２ライン目まで進み、各検査エリアＡ11〜
Ａ14の全領域の走査が終了すると、各バッファ回路Ｅ11
〜Ｅ14には、対応する検査エリアＡ11〜Ａ14の検査結果
が保持されることとなる。すなわち、対応するエリアに
欠陥サイズに相当する不一致箇所が一箇所でも有れば
「１」のデータが保持され、全くなければ「０」のデー
タが保持される。
第１段目の検査エリアＡ11〜Ａ14の走査が終了すると、
バッファ回路Ｅ11〜Ｅ14から第１段目の検査エリアＡ11
〜Ａ14の検査結果が図示しない次段に出力される。な
お、バッファ回路Ｅ11〜Ｅ14から検査結果が出力された
後は、第１４図においてバッファ回路Ｅ11〜Ｅ14のＤタ
イプフリップフロップにクリア信号ＣＬ０として「０」
が与えられてクリアされ、つぎの段の領域の検査に備え
られる。
こうして、各段の４個の検査エリアの検査が終了する毎
に、第１２図に示す各比較検出ブロックＢ1,1 〜Ｂ
32,32 のそれぞれから各検査エリア毎の検査結果が出力
され、これらの検査結果は、第１列目の検査エリア
Ａ11，Ａ21，Ａ31…についてはアンドゲートＡＮＤ01に
出力され、第２列目の検査エリアＡ12，Ａ22，Ａ32…に
ついてはアンドゲートＡＮＤ02に出力され、第３列目の
検査エリアＡ13，Ａ23，Ａ33…についてはアンドゲート
ＡＮＤ03に出力され、第４列目の検査エリアＡ14，
Ａ24，Ａ34…についてはアンドゲートＡＮＤ04に出力さ
れる。
それぞれのアンドゲートＡＮＤ01〜ＡＮＤ04では、各段
の４個の検査エリアの検査が終了する毎に、各比較検出
ブロックＢ1,1 〜Ｂ32,32 から出力される対応する検査
エリアの検査結果の論理積をそれぞれ求めて出力され
る。ところで、各比較検出ブロックＢ1,1 〜Ｂ32,32 か
ら出力される検査結果は、次のとおりである。すなわ
ち、オブジェクトパターンとマスターパターンが位置的
に対応している比較検出ブロックから出力される検査結
果は、その検査エリア内に欠陥がない場合には「０」が
出力され、欠陥が有る場合には「１」が出力される。ま
た、オブジェクトパターンとマスターパターンが位置的
にずれている比較検出ブロックから出力される検査結果
は、欠陥の有無に拘わらず常に「１」が出力される。し
たがって、各アンドゲートＡＮＤ01〜ＡＮＤ04において
論理積を求めた結果は、対応する検査エリア内に欠陥が
有れば「１」が出力され、欠陥が無ければ「０」が出力
される。そこで、各段の４個の検査エリアの検査が終了
する毎に、各アンドゲートＡＮＤ01〜ＡＮＤ04から出力
される検出信号に基づいて、検査物の欠陥の有無を、そ
の位置とともに判定する。
Ｄ．上述の実施例ではマスターパターンを拡げたエリア
として説明したが、第１１図に示すように、マスターパ
ターンはいったんメモリ（１５）に蓄えられるものであ
るから、オブジェクトパターンとマスターパターンを入
れ替えてもこの発明の主旨内であり、第５図、第１２図
におけるオブジェクトデータとマスターデータを入れか
えればよい。比較すべき位置が合うようにメモリから読
み出しのタイミングを合せるのは言うまでもない。
Ｅ．オブジェクトパターンとマスターパターンとがある
傾きをもった状態で比較されるとき。
上述の説明ではオブジェクトパターンとマスターパター
が上下左右の平行の位置ずれについて説明した。第１６
図に傾きをもって比較される場合について説明する。第
１６図(a) に於いてオブジェクトパターンとマスターパ
ターンはθの傾きを持って、画素１Ｐ及び１Ｍを中心と
して置かれているとする。この場合、Ａ１領域では例え
ば画素５０８は５０８Ｍに対してＹ方向に１／４画素の
ずれを持っている。Ｘ方向に対しては１／４画素×１／
５０８＝１／２０３２画素のずれであるためここでは無
視出来る値である。
Ａ１領域では第１６図から明らかなようにオブジェクト
のパターンとマスターのパターンは位置をずらすことな
く、この位置が最適な位置となる。次に第１６図(a) の
Ａ４領域までくると１Ｐと１ＭのＹ方向のずれは３／４
画素まで広がっており、５０８Ｐと５０８Ｍでは１画素
にまで広がっているため、第１６図(b) に示すようにＹ
方向に於て１画素のずれた位置での比較が最適なものと
なる。すなわち第１６図の例で示したようにオブジェク
トパターンとマスターパターンに角度のずれが発生して
いても、５１２×５１２画素領域の単位で最適な位置が
存在し、第１図の例で示されるようにパターンどうしに
欠陥がなければエラーの情報は出力されない。
角度θのずれの最大許容値は次の２つの要素を満たして
いなければならない。第１は、ずれ量の最大の画素数が
第１図の例のようにマスターの複数パターンの数よりも
小さくなければならない。第２の要素は第１６図の例の
ように５０８×５０８画素の領域内に於て、オブジェク
トパターンとマスターパターンをそれぞれ最適誤差位置
に適当な画素数ずらせば、必らず設定したエラー検出用
のウィンドウのサイズよりもオブジェクトパターンとマ
スターパターンの不一致部分が小さくなるようなずれ量
でなければならない。第１６図(a) の例では最大１画素
の不一致はどこかの領域で発生するからエラー検出用の
ウィンドウは２×２以上の大きさが必要である。
Ｆ．実施例の効果 上記パターン欠陥検出装置によれば、検出物装設置によ
る位置ずれ（上下左右のずれ、傾きのずれ）や検査物内
部の歪による位置合せ誤差がある場合でも、それらの位
置合せ誤差を吸収して高精度のパターン欠陥検出を行な
える。しかも、検査物の位置ずれ補正処理と欠陥検出処
理を同時に並行して行なうため、従来例（特開昭６０−
５７９２９号公報、特願昭６０−１００１４８号）のよ
うに位置ずれ補正処理を行ってから欠陥検出処理を行う
場合に比べて、１段少い回路によって欠陥検出を行なえ
る。また、第１４図に示すように、判定回路１９には、
各種欠陥パターンに対応する特定画素分の比較結果のみ
をそれぞれ抽出して不一致判定を行うアンドゲートＡＮ
Ｄ11〜ＡＮＤ21等からなる論理回路と、その論理回路に
より判定された各種欠陥パターン結果のうち、いずれか
一の判定結果のみを保持回路２０へ選択的に出力させる
セレクタＳとを設けているため、各種パターンの欠陥検
出を、セレクタＳを切換操作するだけで簡単に行なえ
る。
（発明の効果） 以上のように、この発明のパターン欠陥検出方法および
その装置によれば、検査物設置による上，下，左，右，
傾斜による位置ずれや検査物内部に発生する歪による位
置合せ誤差がある場合でも、それらの位置合せ誤差を吸
収して高精度のパターン欠陥検出を１段の処理で行なえ
るという効果が得られる。
【図面の簡単な説明】
第１図はこの発明のパターン欠陥検出方法をイメージ的
に示した図、第２図(a) はオブジェクトパターンの一例
を示す図、第２図(b) はマスターパターンの一例を示す
図、第２図(c) は第２図(a) のオブジェクトパターンと
第２図(b) のマスターパターンの比較状態をイメージ的
に示した図、第３図(a) はオブジェクトパターンの他の
例を示す図、第３図(b) は第３図(a) のオブジェクトパ
ターンと第２図(b) のマスターパターンの比較状態をイ
メージ的に示した図、第４図(a) はオブジェクトパター
ンのさらに他の例を示す図、第４図(b) は第４図(a) の
オブジェクトパターンと第２図(b) のマスターパターン
の比較状態をイメージ的に示した図、第４図(c) は第２
図(b) よりも拡張された領域のマスターパターンの一例
を示す図、第５図は基本的な回路構成をもつパターン欠
陥検出装置の欠陥検査部の回路構成図、第６図はその装
置におけるオブジェクトパターンとマスターパターンの
走査状態を示す図、第７図は比較検出ブロックへのある
データ入力時点において特定されるオブジェクトパター
ンのエリアとマスターパターンのエリアの一例を示す
図、第８図は比較検出ブロックの具体的回路図、第９図
は各比較検出ブロックにラッチされている判定結果に対
応するエリアのマスターパターン内における位置を示す
図、第１０図は具体的なパターン欠陥検出装置における
オブジェクトパターンとマスターパターンの走査説明
図、第１１図はパターン欠陥検出装置の概略構成図、第
１２図はその装置における欠陥検査部の回路構成図、第
１３図はある時点において欠陥検査部の各フリップフロ
ップにラッチされているデータの位置を一例として示し
た図、第１４図は比較検出ブロックの具体的回路図、第
１５図はパターン欠陥検出装置の動作説明図、第１６図
は傾きをもって比較される場合を説明する図、第１７
図，第１８図は従来例の不具合を説明する図である。 １，１８……比較回路、２，１９……判定回路、 ３，２０……保持回路、 Ｐ，Ｐ１，Ｐ２，Ｐ３……オブジェクトパターン、 Ｍ，Ｍ11〜Ｍ77……マスターパターン、 ＳＲ１〜ＳＲ９，ＳＲ11〜ＳＲ14，ＳＲ201 〜ＳＲ235
……シフトレジスタ、 Ｄ−ＦＦ……Ｄタイプフリップフロップ、 Ｂ11〜Ｂ77，Ｂ1,1 〜Ｂ32,32 ……比較検出ブロック、 ＡＮＤ２，ＡＮＤ01〜ＡＮＤ04……アンドゲート、 Ｓ……セレクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 辻中 久幸 京都府京都市左京区下鴨泉川町38番地の28 (72)発明者 北門 龍治 京都府京都市東山区三条通大橋東入３丁目 下る長光町613 (56)参考文献 特開 昭60−309（ＪＰ，Ａ) 特開 昭60−1505（ＪＰ，Ａ) 特公 昭62−8722（ＪＰ，Ｂ２)

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】走査線順次に得られる２値画素信号の２次
    元オブジェクトパターンを２次元マスターパターンと所
    定の大きさの区域ごとに比較して欠陥検出を行なうパタ
    ーン欠陥検出方法であって、 前記オブジェクトパターン区域に対し位置的に対応すべ
    き前記マスターパターンの区域を中心としてその区域に
    所要画素数周辺を拡げた拡張区域にわたって２次元的に
    １画素づつ所定量だけ位置ずれした複数のマスターパタ
    ーン区域を設定し、 これらのマスターパターン区域の２値化信号と、前記オ
    ブジェクトパターン区域の２値化信号とを、各マスター
    パターン区域毎にそれぞれ比較して欠陥検出を行なうも
    ので、 前記複数のマスターパターン区域のうちひとつと前記オ
    ブジェクトパターン区域とを比較するにあたり、複数画
    素サイズをもつ欠陥検査ウィンドウをパターン全域に亘
    り走査して、いずれかの走査位置においてそのウィンド
    ウ内に含まれる両パターンの相対応する画素の２値化信
    号が全て不一致のときにパターン不一致と判定し、 前記オブジェクトパターン区域が前記複数のマスターパ
    ターン区域のすべてに対してパターン不一致と判定され
    たときに欠陥有りと判定し、いづれかひとつのマスター
    パターン区域に対してでもパターン不一致と判定されな
    かったときに欠陥なしと判定する、パターン欠陥検出方
    法。
  2. 【請求項２】２次元オブジェクトパターンを２次元マス
    ターパターンと所定の大きさの区域ごとに比較して欠陥
    検出を行なうパターン欠陥検出装置であって、 前記オブジェクトパターンの２値化信号を時系列的に入
    力する手段と、 前記オブジェクトパターンの入力に同期して、前記マス
    ターパターンの２値化信号をメモリから時系列的に読み
    出す手段と、 前記オブジェクトパターンの入力に同期して、前記オブ
    ジェクトパターンの特定区域内の２値化信号を走査方向
    に沿って時系列的に抽出するとともに、その特定区域と
    位置的に対応する前記マスターパターンの特定区域を中
    心としてその２次元区域に所要画素数周辺に拡げた拡張
    区域にわたって２次元的に１画素づつ所定量だけ位置ず
    れした複数の特定区域内の２値化信号をそれぞれ走査方
    向に沿って時系列的に抽出する抽出手段と、 前記マスターパターンの２次元的に１画素づつ所定量だ
    け位置ずれした複数の特定区域に対応して前記オブジェ
    クトパターンの特定区域内の２値化信号がそれぞれに共
    通に入力される複数の比較手段とを備え、 前記比較手段による比較において対応する画素の比較し
    た結果の情報が全て不一致のときにパターン不一致と判
    定する判定手段と、 前記判定手段によるパターン不一致の判定結果が１つで
    もあればパターン走査期間中パターン不一致結果を保持
    する保持手段と、 所定の大きさのオブジェクトパターンでの特定パターン
    の全走査終了後に、前記各保持手段の全てにパターン不
    一致の判定結果が保持されているときに所定の大きさの
    オブジェクトパターン区域に欠陥有りとし、保持手段の
    うち１つにでもパターン不一致の判定結果がないときに
    は所定の大きさのオブジェクトパターン区域には欠陥な
    しとするパターン欠陥検出装置。
  3. 【請求項３】判定手段は、 比較手段による特定区域内の比較結果の中から、各種欠
    陥パターンに対応する特定画素分の比較結果のみをそれ
    ぞれ抽出して不一致判定を行なう手段と、 前記不一致判定を行なう手段により判定された各種欠陥
    パターンの判定結果のうち、いずれか一の判定結果を選
    択して前記保持手段へ出力させる手段を含む特許請求の
    範囲第２項記載のパターン欠陥検出装置。
JP60281558A 1985-12-13 1985-12-13 パタ−ン欠陥検出方法およびその装置 Expired - Lifetime JPH0621769B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60281558A JPH0621769B2 (ja) 1985-12-13 1985-12-13 パタ−ン欠陥検出方法およびその装置
KR1019860008284A KR910007789B1 (ko) 1985-12-13 1986-10-02 패턴 결함검출방법 및 그 장치
US06/940,272 US4803734A (en) 1985-12-13 1986-12-10 Method of and apparatus for detecting pattern defects
EP86117339A EP0225651B1 (en) 1985-12-13 1986-12-12 Method of and apparatus for detecting pattern defects
DE8686117339T DE3687220T2 (de) 1985-12-13 1986-12-12 Verfahren und vorrichtung zur detektion von musterfehlern.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60281558A JPH0621769B2 (ja) 1985-12-13 1985-12-13 パタ−ン欠陥検出方法およびその装置

Publications (2)

Publication Number Publication Date
JPS62140009A JPS62140009A (ja) 1987-06-23
JPH0621769B2 true JPH0621769B2 (ja) 1994-03-23

Family

ID=17640856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60281558A Expired - Lifetime JPH0621769B2 (ja) 1985-12-13 1985-12-13 パタ−ン欠陥検出方法およびその装置

Country Status (5)

Country Link
US (1) US4803734A (ja)
EP (1) EP0225651B1 (ja)
JP (1) JPH0621769B2 (ja)
KR (1) KR910007789B1 (ja)
DE (1) DE3687220T2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658216B2 (ja) * 1986-01-13 1994-08-03 株式会社日立製作所 パタ−ン欠陥判定装置
JP2539856B2 (ja) * 1987-10-15 1996-10-02 株式会社ヒューテック 印刷パタ―ン周期長のずれ検知方法
US5073952A (en) * 1988-09-07 1991-12-17 Sigmax Kabushiki Kaisha Pattern recognition device
FR2647574B1 (fr) * 1989-05-12 1991-09-06 Automatisme Robotique Applique Procedes et dispositifs pour effectuer des controles de fabrication visuels d'une serie de pieces identiques
JP2833137B2 (ja) * 1990-04-05 1998-12-09 松下電器産業株式会社 パターンマッチング方法
US5258855A (en) * 1991-03-20 1993-11-02 System X, L. P. Information processing methodology
US6683697B1 (en) 1991-03-20 2004-01-27 Millenium L.P. Information processing methodology
EP0603833B1 (en) * 1992-12-22 1999-06-30 Konica Corporation Color image processing apparatus for smoothing compensation of an image
US5305392A (en) * 1993-01-11 1994-04-19 Philip Morris Incorporated High speed, high resolution web inspection system
US5852685A (en) * 1993-07-26 1998-12-22 Cognitronics Imaging Systems, Inc. Enhanced batched character image processing
US5608816A (en) * 1993-12-24 1997-03-04 Matsushita Electric Industrial Co., Ltd. Apparatus for inspecting a wiring pattern according to a micro-inspection and a macro-inspection performed in parallel
JPH08204096A (ja) * 1995-01-30 1996-08-09 Nec Corp 半導体装置のリード外観検査方法および検査装置
JP3982646B2 (ja) * 1997-04-28 2007-09-26 財団法人くまもとテクノ産業財団 画像識別装置および方法および画像識別装置を備えた画像検出識別装置ならびに画像識別用プログラムを記録した媒体
US6529621B1 (en) * 1998-12-17 2003-03-04 Kla-Tencor Mechanisms for making and inspecting reticles
JP3593302B2 (ja) * 1999-06-15 2004-11-24 株式会社ミツトヨ 画像測定装置及び方法
JP4653339B2 (ja) * 2001-05-31 2011-03-16 大和製罐株式会社 画像マッチング処理方法
JP4653340B2 (ja) * 2001-05-31 2011-03-16 大和製罐株式会社 ３板式ｃｃｄカメラを用いた缶外観検査装置
JP2002358509A (ja) * 2001-06-01 2002-12-13 Dainippon Screen Mfg Co Ltd 穴検査装置
JP3904419B2 (ja) * 2001-09-13 2007-04-11 株式会社日立製作所 検査装置および検査システム
JP2003100826A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 検査データ解析プログラムと検査装置と検査システム
US20030086596A1 (en) * 2001-11-07 2003-05-08 Medical Metrics, Inc. Method, computer software, and system for tracking, stabilizing, and reporting motion between vertebrae
ES2277087T3 (es) * 2002-07-09 2007-07-01 Aecc Enterprises Limited Metodo para representacion con imagenes el movimiento relativo de segmentos esqueleticos.
US7423280B2 (en) 2004-08-09 2008-09-09 Quad/Tech, Inc. Web inspection module including contact image sensors
US7819079B2 (en) * 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
US7798764B2 (en) * 2005-12-22 2010-09-21 Applied Materials, Inc. Substrate processing sequence in a cartesian robot cluster tool
US7651306B2 (en) * 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
US7396412B2 (en) * 2004-12-22 2008-07-08 Sokudo Co., Ltd. Coat/develop module with shared dispense
US20060182535A1 (en) * 2004-12-22 2006-08-17 Mike Rice Cartesian robot design
US7699021B2 (en) * 2004-12-22 2010-04-20 Sokudo Co., Ltd. Cluster tool substrate throughput optimization
US20060241813A1 (en) * 2005-04-22 2006-10-26 Applied Materials, Inc. Optimized cluster tool transfer process and collision avoidance design
US8676293B2 (en) * 2006-04-13 2014-03-18 Aecc Enterprises Ltd. Devices, systems and methods for measuring and evaluating the motion and function of joint structures and associated muscles, determining suitability for orthopedic intervention, and evaluating efficacy of orthopedic intervention
US7792336B2 (en) * 2006-08-16 2010-09-07 International Business Machines Corporation Signature capture aesthetic/temporal qualification failure detection
US20090099481A1 (en) 2007-10-10 2009-04-16 Adam Deitz Devices, Systems and Methods for Measuring and Evaluating the Motion and Function of Joints and Associated Muscles
US9138163B2 (en) 2009-09-25 2015-09-22 Ortho Kinematics, Inc. Systems and devices for an integrated imaging system with real-time feedback loop and methods therefor
AU2011344107A1 (en) 2010-12-13 2013-06-27 Ortho Kinematics, Inc. Methods, systems and devices for clinical data reporting and surgical navigation
JP6350204B2 (ja) * 2014-10-21 2018-07-04 株式会社ニューフレアテクノロジー 描画データ検証方法、プログラム、及びマルチ荷電粒子ビーム描画装置
US9430457B2 (en) * 2014-12-24 2016-08-30 Xerox Corporation Ambiguity reduction for image alignment applications
US20160354161A1 (en) 2015-06-05 2016-12-08 Ortho Kinematics, Inc. Methods for data processing for intra-operative navigation systems
EP3418726A4 (en) 2016-02-19 2019-03-20 SCREEN Holdings Co., Ltd. DEFECT DETECTION DEVICE, DEFECT DETECTION METHOD AND PROGRAM
JP6732518B2 (ja) * 2016-04-27 2020-07-29 キヤノン株式会社 画像処理装置および画像処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5313840A (en) * 1976-07-23 1978-02-07 Hitachi Ltd Analogy calculator
US4677680A (en) * 1982-08-31 1987-06-30 Dai Nippon Insatsu Kabushiki Kaisha Method and device for inspecting image
JPH0625657B2 (ja) * 1983-06-16 1994-04-06 大日本印刷株式会社 印刷物の絵柄検査方法および装置
JPS59157505A (ja) * 1983-02-28 1984-09-06 Hitachi Ltd パタ−ン検査装置
EP0124113B1 (en) * 1983-04-28 1989-03-01 Hitachi, Ltd. Method of detecting pattern defect and its apparatus
US4579455A (en) * 1983-05-09 1986-04-01 Kla Instruments Corporation Photomask inspection apparatus and method with improved defect detection
JPS601505A (ja) * 1983-06-20 1985-01-07 Hitachi Ltd パタ−ン検査装置
US4641350A (en) * 1984-05-17 1987-02-03 Bunn Robert F Fingerprint identification system
US4648053A (en) * 1984-10-30 1987-03-03 Kollmorgen Technologies, Corp. High speed optical inspection system
US4805123B1 (en) * 1986-07-14 1998-10-13 Kla Instr Corp Automatic photomask and reticle inspection method and apparatus including improved defect detector and alignment sub-systems

Also Published As

Publication number Publication date
EP0225651A3 (en) 1990-01-10
DE3687220T2 (de) 1993-07-01
EP0225651B1 (en) 1992-12-02
JPS62140009A (ja) 1987-06-23
KR870006621A (ko) 1987-07-13
US4803734A (en) 1989-02-07
DE3687220D1 (de) 1993-01-14
KR910007789B1 (ko) 1991-10-02
EP0225651A2 (en) 1987-06-16

Similar Documents

Publication Publication Date Title
US4803734A (en) Method of and apparatus for detecting pattern defects
EP0117559B1 (en) Pattern checking apparatus
US7031511B2 (en) Hole inspection apparatus and method
JP2005308464A (ja) 欠陥検出装置および欠陥検出方法
US4942619A (en) Pattern inspecting apparatus
JP3152203B2 (ja) 外観検査装置
JPH05264467A (ja) 繰返しパターンの欠陥検査装置
JPH0656294B2 (ja) 多層パターン欠陥検出方法及びその装置
JPH02210249A (ja) 外観検査方法および装置
JPS5924361B2 (ja) ２次元画像比較検査装置
JPH0674972B2 (ja) パタ−ン欠陥検出装置
JPS5830645A (ja) パターン検査方法
JP3116438B2 (ja) プリント配線基板の検査装置および検査方法
JP4105295B2 (ja) パターン欠陥検出方法およびパターン欠陥検出装置
JPH0517481B2 (ja)
JPH063541B2 (ja) パターン検査装置
JP2720935B2 (ja) 検査装置及び検査方法
JP2825392B2 (ja) プリント配線板における画像パターンの検査方法及びその装置
JPH0325357A (ja) 画像欠陥検出方法
JP4829594B2 (ja) 画像処理方法および装置
JPH0480427B2 (ja)
JPS642218B2 (ja)
JPS638986A (ja) 文字図形配置検査装置
JPS61258106A (ja) 画像欠陥検出方法
JPH05135181A (ja) 異常検出装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term